設計高速PCB專案時，需要遵循嚴格的規則。高速PCB設計存在一些特殊問題，這些問題會影響電路板的正常運作。許多工程師在訊號完整性、雜訊控制以及如何確保電路板良好運作方面都會遇到困難。
行業調查顯示，您可能會面臨：
訊號完整性問題
對先進生產和組裝的需求
對特殊技能的需求
精心設計PCB佈局並遵循正確的規則有助於解決這些問題並製作出穩定的設計。
關鍵要點
控制阻抗以保持訊號清晰。使用合適的走線寬度和材料，防止訊號反射。
走線要短而直。這樣可以減少錯誤，並在高速設計中保持訊號強度。
使用可靠的參考平面有助於訊號返回。這可以降低噪聲，提高電路板的工作性能。
仔細規劃各部件的放置位置。先放置高速運轉的部件，以降低雜訊並防止訊號損失。
不要犯下諸如忘記設定回流路徑或未檢查製造商功能之類的錯誤。這些錯誤可能會為你的設計帶來嚴重問題。
高速PCB設計基礎
受控阻抗指南
在高速PCB專案中，必須控制阻抗。阻抗匹配可以保持訊號清晰並防止反射。如果阻抗不匹配，訊號可能會反射回來，從而導致錯誤。您的電路可能無法正常運作或出現異常行為。您可以透過改變走線寬度、疊層結構和材料來控制阻抗。大多數高速PCB設計都使用50歐姆阻抗的訊號線。
提示：務必檢查哪些訊號需要阻抗控制。例如射頻、USB 和 HDMI 等訊號通常需要阻抗控制。
為了獲得可控阻抗，請執行以下操作：
找出哪些訊號需要控制阻抗。
規劃PCB疊層結構時，應選擇合適的材料並依照正確的順序排列。
根據目標阻抗設定走線寬度和間距。
保持線路短小，不要急彎。
在高速走線下方使用堅實的參考平面。
使用 TDR 等工具測試電路板的阻抗。
參考平面的重要性
穩固的參考平面對於高速PCB佈局至關重要。它們為訊號提供穩定的返迴路徑。這有助於保持 信號完整性 很好。良好的接地層可以降低雜訊並阻擋不必要的訊號。請勿在高速線路下方分割接地層。
實體參考平面：
提供穩定的電參考值。
縮小電流迴路。
降低噪音。
改善高頻訊號。
研究積體電路資料手冊
在開始佈局之前，您應該閱讀積體電路（IC）的數據手冊。數據手冊會告訴您每個晶片在高速PCB設計中需要哪些參數，包括正確的電壓、訊號模型和功耗。這有助於您遵循每個裝置的正確設計規則。
獨特之處 | 簡介 |
|---|---|
S 參數/Touchstone® | 研究訊號在高頻下的行為。 |
IBIS 節能模型 | 檢查你的積體電路需要多大的功率。 |
VRM 模型支持 | 確保電力供應穩定。 |
遵循這些基本原則，就能為你的高速PCB打下堅實的基礎。這樣可以避免常見的錯誤，並使你的設計更加出色。
高速PCB佈線要點
短而直的軌跡
在高速PCB佈線中，應保持走線短而直。短走線有助於訊號更快傳輸，並降低出錯機率。直線路徑可以降低反射風險，保持訊號清晰。請依照以下步驟改進您的佈局：
在堅實的地面上傳輸高速訊號。
透過網格化佈置過孔來避免熱點。
保持導線彎曲角度為 135° 而不是 90°，以避免銳角。
增加線路間距以減少串擾。
使用菊花鍊式路由來避免過長的存根路徑。
請勿在差分對之間放置元件或過孔。
匹配跡線長度以避免差分對出現偏差。
永遠不要透過分割的平面傳輸訊號。
類比和數位接地層分離。
保持走線寬度與每個元件的尺寸相符。
提示：保持線路短而直有助於在高速 PCB 中保持訊號完整性。
135°曲線彎曲與90°曲線彎曲的比較
在高速PCB佈線中，應使用135°彎角而非90°彎角。 90°急彎會導致反射和訊號損失。 135°緩彎可保持訊號路徑平滑，降低幹擾風險。佈線高速訊號時，請務必選擇較大的彎角以獲得更佳性能。
避免串擾
為了保持訊號清晰，您需要盡量減少串擾。串擾是指訊號之間相互幹擾。您可以遵循以下提示來盡量減少串擾：
透過連續的接地平面傳輸數位訊號。
高速訊號走線之間至少保持三倍走線寬度。
在各層之間使用接地平面來屏蔽訊號。
避免使用過長的平行佈線，並在它們之間插入接地線。
在電源引腳附近放置去耦電容以降低雜訊。
確保回流路徑暢通，以最大限度地減少雜訊迴路。
注意：適當的間距和接地平面有助於最大限度地減少串擾，並保持訊號的可靠性。
在電力區附近佈置高速訊號
應避免將高速訊號佈線在電源部分附近。將訊號放置在靠近電源走線的位置會導致串擾和反射。電源平面上的間隙會降低訊號完整性。如果高速訊號與電源部分相互作用，可能會出現頻寬限制和效能下降的情況。為了保護您的設計，請務必將高速訊號遠離雜訊較大的電源區域。
差分對和長度匹配
差分對中的對稱性
在製作差分對走線時，保持對稱性至關重要。當佈局對稱時，兩個訊號以相同的速度傳輸。這有助於消除時延，保持訊號清晰。對稱的疊層結構有助於將接地層和電源層放置在適當的位置。這些層可以保護高速差分訊號免受外部雜訊幹擾。此外，由於成對的層構成低電感路徑，因此可以實現更好的電源分配。這使得高速電路能夠更好地工作並保持穩定。
提示：保持差分對訊號對稱有助於防止串擾，並保持訊號均勻。
長度匹配高速訊號
差分對中高速訊號的長度必須匹配。如果其中一條走線過長，訊號就無法同時到達。這會導致錯誤，並使工作效率降低。您應該遵循以下差分對佈線規則：
違反的規則 | 簡介 |
|---|---|
阻抗容差 | 根據標準設定差分對的正確阻抗。 |
最大解耦長度 | 保持差分對的兩端靠近，以防止阻抗變化。 |
長度匹配 | 確保訊號同時到達接收器，尤其是對於快速訊號。 |
最大淨長 | 不要超過標準規定的差分訊號最大長度。 |
訊號的移動和偏移速度取決於訊號頻率。
接收器只能處理一定程度的訊號偏差。
盡量將時鐘偏移控制在位元時間的 5% 以下，但絕對不能超過時脈週期的 20%。
對於速度超過 1 GHz 的訊號，失配應小於 1 英吋。
由於介電常數的變化，電長度比物理長度更重要。
一致的跡間距
差分對走線之間的間距應始終保持一致，這樣可以確保差分阻抗穩定。如果改變間距，則可能導致阻抗失配。阻抗失配會造成反射，從而削弱差分訊號。對於 USB 2.0 等高速訊號，必須保持一定的差分阻抗，例如 90 歐姆。走線寬度和間距都會影響該值。使用相同間距的差分對走線有助於減少訊號損耗，並確保設計良好運作。此外，還需要控制回流路徑以保持差分訊號的純淨。
保持整個差分對上的間距一致。
遵循最大長度不匹配規則，以防止電磁幹擾問題。
採用良好的差分對佈線方式來維持訊號品質。
透過管理階層和堆疊
過孔網格圖案
您可以在PCB上以網格形式佈置過孔。這樣可以簡化元件連接。網格有助於保持電路板整潔，並防止元件過於擁擠。使用網格時，您可以規劃每個過孔的位置，從而保持訊號路徑的短而直接。您應該檢查網格是否會阻擋重要的走線，並盡量避免過孔過於密集。良好的網格有助於訊號順暢傳輸，也讓電路板的製作更加便利。
提示：將過孔排列成網格狀，可保持 PCB 板整潔，並使日後更容易修復問題。
最小化過孔數量
在高速PCB設計中，應盡量減少過孔的使用。每個過孔都會增加電感並改變阻抗，這些變化會影響訊號品質。減少過孔數量可以降低反射和訊號問題的風險，並有助於訊號在電路板上平滑傳輸，從而保持訊號強度，提升設計性能。
注意：使用較少的過孔有助於訊號更好地傳輸，並降低高速電路中出現錯誤的幾率。
層疊規劃
對於高速PCB，你需要仔細規劃層疊結構。層疊結構會影響訊號的傳輸方式以及電路板的雜訊位準。你需要考慮電路板的尺寸、所需的導線數量以及連接數量。此外，你還需要考慮電源以及如何排列各層。
因子 | 簡介 |
|---|---|
誠信 | 確保訊號順利送達目的地。 |
Noise | 這說明乾擾會對資料造成多大的破壞。 |
板材尺寸和淨重 | 它會告訴你電路板有多大，以及你需要多少條電線。 |
佈線密度 | 如果空間有限，可以改變所需的訊號層數。 |
接口數量 | 影響訊號路由方式，以保持阻抗不變。 |
低速和射頻訊號 | 這意味著你可能需要更多層來處理這些訊號。 |
電源完整性 | 利用電源和接地平面來保持電源穩定。 |
層疊排列 | 有助於維持訊號強度，防止電路板製作過程中出現問題。 |
設計規則 | 防止組裝過程中出現問題，並有助於電路板高速運轉。 |
以下是一些有助於更好地進行堆疊規劃的技巧：
保持兩側層厚和材質相同，以防止彎曲。
為了降低阻抗，電源線和接地線至少要使用兩層。
保持層間距不變，以維持阻抗穩定。
請勿透過分割平面傳輸高速訊號以阻止電磁幹擾。
對於高速訊號，盡量減少過孔的使用。
記住：良好的疊層設計有助於防止訊號問題，並確保你的 PCB 正常運作。
電源完整性和解耦
固態電源和接地平面
在高速PCB設計中，應始終使用可靠的接地層。此層有助於差分訊號找到良好的回傳路徑，保持訊號的強度和清晰度。可靠的接地層還能保護線路免受外部噪音幹擾。 電源完整性 透過防止電壓下降和雜訊尖峰，效果更好。
堅實的地面能為你帶來許多好處：
訊號完整性得到提升。接地層為訊號提供了一條穩定的回傳路徑，從而確保資料純淨。
電磁幹擾減少。地平面起到屏蔽作用，阻擋有害訊號。
散熱性能提升。接地層能夠有效散發熱量，進而延長電路板的使用壽命。
阻抗更低。電源傳輸網路在可靠的接地層下工作效率更高，因此您的電路板能夠應對快速的電流變化。
高速和差分走線下方應保持可靠的接地層。這能為訊號提供良好的回流路徑，確保設計正常運作。
去耦電容放置
為了保持電源的穩定性，您需要在適當的位置安裝去耦電容。這些小元件有助於防止電壓驟降和雜訊幹擾。請按照以下步驟操作以獲得最佳效果：
將電容的過孔盡可能靠近積體電路的電源和接地接腳。這樣可以為訊號提供良好的回流路徑。
將電容器連接到距離電源或接地層較遠的積體電路接腳。
使用極性相反的過孔對可以降低阻抗。
將電容器安裝在與積體電路同一側的電路板上，並使其非常靠近引腳。
請勿在電容器焊盤和過孔之間放置走線。
對於低頻噪聲，使用大容量電容器；對於高頻噪聲，請使用小容量電容器。
務必將小電容靠近積體電路放置。
如果電容器和積體電路位於電路板的不同側面，切勿在它們之間使用過孔。
不要在去耦電容上佈線。
提示：良好的去耦可以保持訊號清晰，即使電源快速變化，也能確保電路板穩定運作。
高速PCB的元件佈局
先放置高速元件
在繪製走線之前，您應該先考慮高速元件的放置位置。合理的佈局有助於控制訊號的傳輸，從而確保電路板的良好工作狀態。如果您先放置這些元件，就可以有效防止雜訊和訊號損耗。您需要遵循清晰的佈局計劃。以下是一些您可以參考的步驟：
為你的PCB板繪製平面圖。在設計初期就將類似的元件放在一起。
將訊號分組，例如電源、射頻、數位和類比訊號。這樣可以防止訊號相互幹擾。
將敏感的高速元件遠離電路板邊緣。這有助於降低電磁幹擾 (EMI)。
確保發熱部件有足夠的空氣流通。將它們放置在空氣流通的地方。
將終端電阻器放置在需要阻抗匹配的連接埠附近。
依電路模組、大型處理器周圍以及佈線路徑附近將零件分組。
小貼士：提前規劃可以節省時間，並有助於避免日後犯錯。
如果您按照這些步驟操作， 路由變得更加容易 訊號始終強勁。您的電路板也能保持更低的溫度，進而延長使用壽命。
隔離敏感和雜訊較大的部分
在PCB板上，必須將敏感區域和噪音區域分開。如果混在一起，可能會導致串擾和訊號問題。您可以使用以下幾種方法來分隔這些區域：
在電路的輸入和輸出端使用EMI濾波器，例如π型濾波器。這些濾波器可以阻擋高頻雜訊。
用接地層或金屬屏蔽罩覆蓋敏感區域。屏蔽罩可以阻止不必要的訊號到達重要零件。
降低開關速度和轉換速率。這可以減少電路板產生的電磁幹擾。
將類比電路和數位電路分開。它們之間的空間有助於防止噪音傳遞。
在積體電路電源引腳附近放置去耦電容。這些元件可以濾除高頻雜訊。
將訊號線遠離雜訊源。採取垂直佈線方式，使走線遠離高電流路徑。
注意：將雜訊大、靈敏度高的部分分開，有助於保持訊號清晰，並使電路板正常運作。
如果採用這些方法，就能保護高速訊號，增強PCB設計。
高速PCB設計中常見的錯誤
忽略阻抗控制
有些人認為只有專家才需要進行阻抗匹配。但對於高速PCB專案來說，這是一條非常重要的規則。如果不控制阻抗，電路可能會出現異常行為。您可能會看到 位元錯誤和電磁幹擾問題當阻抗不匹配時，訊號會發生反射。這會導致資料遺失，並使電路板工作異常。想像一下用手電筒照射一面有小孔的鏡子。大部分光線會被反射回來，只有少量光線能穿過。這就像發射器和接收器之間的線路阻抗不匹配時發生的情況一樣。部分訊號會反射回來，形成駐波。這種駐波會幹擾資料傳輸。
阻抗控制不良導致的問題：
電路的運作方式出乎你的意料。
數據可能存在位元錯誤
電磁幹擾問題與工程延誤
您應該始終檢查線路的阻抗，尤其是在處理差分訊號時。遵循正確的規則有助於保持訊號強度。
忽略返迴路徑
在高速PCB設計中，需要特別注意回流路徑。在高頻下，回流電流會選擇阻抗最小的路徑。如果找不到合適的路徑，電流就會擴散開來，這會導致輻射和串擾。這些問題會損害訊號品質，並導致電路板測試失敗。 實心接地平面 它為差分訊號提供穩定的回流路徑。如果接地層有縫隙或裂縫，電流就必須繞過它們。這會使電磁輻射更加嚴重。
證據 | 簡介 |
|---|---|
良好的接地氣很重要 | 電流從電源流出，經過各個部件，然後通過接地層返回。 |
返回目前路徑 | 在高頻電流下，電流會選擇阻抗最小的路徑，因此需要良好的接地。 |
實心PCB接地 | 地表層的空隙會導致更多排放和更低的性能。 |
你應該始終規劃出強勁的返迴路徑，特別是對於差分訊號而言。
忽略製造商的能力
你或許能設計出一個出色的高速PCB，但如果你不考慮製造商的能力，你的電路板可能無法正常運作。面向製造的設計（DFM）意味著你要遵循製造商提供的規則。你應該在專案初期就與製造商和組裝商溝通，了解他們的能力，並在需要時提出問題。這有助於你避免錯誤，並確保你的高速PCB設計能夠正常運作。
與製造商合作的技巧：
儘早選定加工商和組裝商。
看看他們能做什麼
遵循差分訊號和疊層的DFM規則
如果你還記得這些 常犯的錯誤這樣可以避免問題，並做出更好的高速PCB設計。
遵循以下規則，可以提升您的高速PCB專案品質。控制阻抗並選擇優質材料，就能確保訊號穩定。使用清單可以幫助您避免遺漏步驟，簡化製作流程。您可以閱讀指南或參加課程，深入了解高速PCB設計。注重細節並不斷學習新知識，您就能製作出性能優異的電路板。
常見問題
PCB設計中的受控阻抗是什麼？
阻抗控制是指透過設定走線寬度和間距，使訊號傳輸無失真。這需要使用特殊的材料和疊層結構。這樣可以確保高速訊號的清晰度和可靠性。
為什麼要避免90°彎頭？
應避免使用 90° 彎頭，因為尖角會導致訊號反射和損耗。使用 135° 彎頭可以獲得更平滑的訊號路徑。
提示：輕微彎曲有助於保持訊號強度。
如何減少走線之間的串擾？
你要保持線路間距夠大，並使用接地平面。
訊號之間至少保持三倍於線路寬度的距離。
在雜訊訊號之間放置接地線。
去耦電容器該放在哪裡？
在積體電路電源引腳附近放置去耦電容。這有助於阻隔雜訊並保持電壓穩定。
注意：為了獲得最佳效果：請務必將小型電容器放置在晶片附近。
如果忽略製造商的能力會發生什麼？
您設計的電路板可能無法製造。請務必向製造商確認走線寬度、間距和疊層選項。
勾選 | 為什麼 |
|---|---|
走線寬度 | 確保訊號正常運作 |
堆疊 | 保持阻抗正確 |
