訊號完整性在快速 PCB 佈局設計中至關重要。缺乏訊號完整性會導致訊號衰減，從而導致錯誤和效能下降。電磁幹擾 (EMI)、阻抗不匹配和延遲等問題都可能發生。例如：
測試表明，懸掛的 VIA 可以起到小電容器或天線的作用，使 EMI 更加嚴重。
與玻璃纖維編織不對齊的走線可能會改變阻抗並扭曲訊號。
為了解決這些問題，您可以改進 PCB 佈局設計中的走線設計，選擇更好的材料，並且很好地控制 EMI。
關鍵要點
訊號強度對於高速PCB來說至關重要。它能保證訊號清晰，避免錯誤或問題。
選擇介電常數和損耗角正切值低的材料。這有助於保持訊號強度並提高性能。
佈線時，盡量縮短走線，並避免急轉彎。這可以減少訊號損耗和乾擾 (EMI)。
使用差分對來保持訊號平衡並降低雜訊。匹配的走線長度和間距有助於保持訊號清晰。
增加屏蔽和接地可以降低電磁幹擾。接地層和金屬蓋可以保護元件並提高訊號品質。
了解高速PCB設計中的訊號完整性
什麼是訊號完整性？
訊號完整性是指在高速PCB板傳輸過程中保持訊號強度和清晰度。在高達4GHz的傳輸速度下，連線就像傳輸線一樣，這會導致雜訊、延遲和訊號變化等問題。訊號完整性對於保持訊號的純淨和及時傳輸至關重要，從而確保良好的性能。
為了維持訊號強度，必須解決反射、串擾和電磁幹擾 (EMI) 等問題。測試和模擬有助於發現並解決這些問題。 IEEE 802.3ap 等標準制定了規則，以確保高速 PCB 也能正常運作。
方面 | 這是什麼意思 |
|---|---|
為什麼模擬很重要 | 它們有助於建立快速連接器的規則。 |
訊號完整性問題 | 問題包括反射、串擾和訊號減弱。 |
制定規則 | PICMG 和 OBSAI 等組織制定了訊號完整性標準。 |
IEEE 規則 | 為通路的執行方式設定限制。 |
高速PCB佈局中的問題
快速 PCB 佈局存在許多損害訊號品質的問題：
當附近路徑上的訊號相互幹擾時就會發生串擾。
阻抗不匹配會導致訊號反彈，進而產生誤差。
分割平面上的錯誤佈線會使雜訊和 EMI 變得更糟。
焊接錯誤（例如連接處的間隙）會削弱訊號。
這些問題會導致 PCB 效能下降。例如，小過孔出現裂縫或材料特性變化都可能導致訊號混亂。為了解決這個問題，可以使用差分訊號、適當的端接和保護走線等方法。
訊號完整性差如何影響效能
訊號完整性差會導致 PCB 工作不良。訊號可能會變形，導致設備讀取錯誤。阻抗不匹配和高頻衰減會降低訊號強度，導致速度變慢和錯誤增加。
抖動或電壓變化等額外雜訊會擾亂訊號時序。地彈會改變電壓電平，導致錯誤。串擾會將幹擾訊號加入附近的路徑，降低資料的準確性。
為了避免這些問題，請使用穩定的參考平面來傳送快速訊號。這可以降低雜訊和電磁幹擾 (EMI)，保持訊號清晰。解決這些問題可以提高 PCB 的可靠性和效能。
高速PCB佈局設計的關鍵策略
訊號完整性的材料選擇
選擇合適的材料是保持訊號強度的關鍵。所用材料會影響訊號在PCB中的傳輸方式。低介電常數（Dk）和低損耗角正切（Df）的材料有助於保持訊號清晰強勁。
Property | 推薦 |
|---|---|
介電常數（Dk） | 選擇Df 值低（<0.005）的材料用於射頻和微波應用。 |
熱膨脹係數（CTE） | 使用CTE低（10 至 20 ppm/°C）的層壓板以獲得更好的穩定性。 |
基板厚度 | 對於高於 10 GHz 的高頻應用，請選擇較薄的基板（10 至 20 mil） 。 |
損耗角正切 | 選擇損耗角正切值低（0.0022 至 0.0095）的材料以減少訊號損失。 |
吸濕 | 選擇吸濕性低（<0.1%）的材料以獲得更好的性能。 |
仔細核對材料數據。測試表明，實際的Df值可能與供應商提供的數值有所不同。即使是0.004這樣的微小差異，也會增加訊號損耗。在設計PCB之前對材料進行測試有助於避免這些問題。
走線設計與佈線最佳實踐
良好的走線設計和佈線對於快速PCB至關重要。較短的走線可以保持訊號強度並減少不必要的干擾。受控阻抗可確保走線與連接的部件匹配，從而保持訊號清晰。
最佳實踐 | 解釋 |
|---|---|
保持走線短 | 短的走線降低了訊號遺失和不良影響的可能性。 |
使用受控阻抗 | 匹配走線阻抗以減少訊號反射並保持訊號清晰。 |
謹慎規劃路線 | 避免尖角並限制過孔以減少訊號損失和串擾。 |
佈線時避免使用尖角。尖角會導致訊號反射和電磁幹擾(EMI)。建議使用平滑曲線或 45 度角。盡量減少過孔的使用，因為過孔會帶來不必要的干擾，削弱訊號。 Altium Designer 和 Cadence 等工具可以幫助您優化 PCB 佈線。
應用 20-H 規則降低 EMI
20-H 規則有助於降低快速 PCB 佈局中的電磁幹擾 (EMI)。它指的是將電源層的高度縮小至電源層和地層之間層高度的 20 倍。這可以降低低頻射頻輻射。
研究 | 發現 |
|---|---|
克萊姆森大學研究 | 依照 20-H 規則，將 300 MHz 以下的射頻輻射減少約 5 dBμV/m。 |
大學測試委員會 | 測試表明，20-H 規則比齊平電源和接地平面造成更嚴重的電磁幹擾。 |
20H 規則較適用於低頻。在高頻下，它可能會加劇電磁幹擾。對於高速PCB，請檢查 20H 規則是否符合您的需求。有時，保持電源層和接地層齊平效果會更好。
提示：在實際條件下測試您的PCB設計，以找到降低EMI的最佳方法。
組件級設計考慮
優化濾波電容
濾波電容對於保持快速 PCB 中的訊號清晰至關重要。請選擇與您的設計所需頻率相符的電容。它們有助於消除雜訊並保持電壓穩定，從而獲得更佳性能。
為了改善濾波效果，請注意電容的使用位置和方式。將它們放置在靠近電源引腳的位置，以減少不必要的影響。同時使用大小電容來處理不同的頻率。例如，同時使用 0.1 µF 和 10 µF 的電容可以抑制高頻雜訊並穩定低頻。
快速設計通常使用 USB、DDR、PCIe 和乙太網路等介面。這些介面需要精確的阻抗控制才能正確傳送資料。請謹慎處理端接部件，並設定高速訊號的規則。阻抗受控的佈線可確保訊號清晰、強勁。
訊號完整性工具可以尋找可能有反射問題的網路。它可以直接測量波形，幫助您改進設計，獲得更佳結果。
快速 PCB 設計沒有固定的規則，但良好的實踐會很有幫助。測試和模擬工具可以檢查您的電容選擇並提高訊號清晰度。
矽封裝在高速PCB設計中的作用
在快速 PCB 設計中，矽片封裝會影響訊號品質。封裝的電源網路就像電容器和電感器的混合體。這會改變其處理快速電脈衝的方式，從而影響 PCB 效能。
片上電源阻抗是影響電源和訊號品質的關鍵因素。它與訊號清晰度密切相關，尤其是在高頻下。當晶片以GHz速度工作時，電源網路的阻抗會改變。這會改變訊號品質和整體性能。
證據說明 | 對訊號完整性的影響 |
|---|---|
封裝電源網路的作用類似電容器和電感器 | 改變脈衝處理的速度，影響 PCB 效能 |
片上電源阻抗影響電能質量 | 與高頻設計中的訊號清晰度密切相關 |
阻抗隨 GHz 速度電路而變化 | 改變訊號品質並影響性能 |
為了改進矽片封裝，需要研究其電氣特性以及它與 PCB 的配合方式。使用模擬工具檢查阻抗並找出問題。解決這些問題可以提高訊號質量，並使您的 PCB 在快速設計中發揮更佳的性能。
管理EMI和共模電流
了解差模電流與共模電流
在高速PCB設計中，差模電流和共模電流的作用方式不同。差模電流在訊號路徑和回流路徑之間傳輸資料。共模電流是由於電路不平衡而產生的，並會流經不必要的路徑。這些電流通常會導致電磁幹擾（EMI）。
訊號路徑不均勻會增加共模雜訊和電磁幹擾。例如：
接地通孔和訊號通孔之間的間距不一致會導致模式轉換。
匹配不良的差分對會產生高達 -40 dB 的噪音。
研究表明，保持訊號對稱性可降低80 dB 的電磁幹擾。
差分對有助於降低電磁幹擾 (EMI)並阻隔雜訊。它們能夠平衡訊號，這對於快速設計至關重要。應注重對稱佈局和良好的回流路徑，以控制共模電流。
最小化共模電流輻射的技術
降低共模電流輻射可使快速PCB中的訊號保持強勁。請嘗試以下方法：
改進差分對佈線：匹配走線長度並保持間距均勻。
正確放置接地過孔：將接地過孔靠近訊號過孔放置，以防止模式轉換。
使用合適的終端電阻：使兩端阻抗匹配，以避免反射。
測試表明，隔離共模電流至關重要。研究人員使用探針，將導線置於探針內部，測量了這些電流。這有助於研究電磁幹擾，並與時域有限差分法 (FDTD) 模型進行配對。
測量技術 | 它能做什麼 | 成績 |
|---|---|---|
共模電流測量 | 使用探針測量近場電流。 | EMI測試結果與FDTD模型相符。 |
差模電流測量 | 測量不同設定中的總電流。 | 結果以相對 dBµV 值顯示。 |
FCC 規則限制 A 類和 B 類產品的共模電流。在 30 MHz 下，A 類產品必須保持在 24 µA 以下，B 類產品必須保持在 8 µA 以下。
遵循這些規則並改進您的 PCB 設計可以減少共模輻射並提高效能。
降低EMI的屏蔽和接地策略
屏蔽和接地是降低高速PCB板電磁幹擾的有效方法。接地為不必要的電流提供了一條低阻抗路徑。屏蔽則可以阻止電磁場進入或離開PCB板。
有效屏蔽：
在敏感部件上使用金屬蓋或導電塗層。
在高速訊號線下方增加接地層以吸收電磁幹擾。
確保接地連接連續，以避免間隙充當天線。
良好的接地能為差模電流提供強大的回流路徑。不均勻的接地過孔會導致模式轉換並增加電磁幹擾(EMI)。研究表明，對稱佈局可將EMI降低60 dB。
對於高速PCB，可結合屏蔽和接地來降低電磁幹擾。這些方法能夠提高訊號品質並滿足監管標準。
高速PCB佈置設計的進階技巧
使用參考平面和受控阻抗走線
為了在高速設計中保持訊號清晰，請使用參考平面。受控阻抗走線也至關重要。如果阻抗發生變化，訊號可能會反射回來，這會削弱數據並導致錯誤。接地層和電源層有助於訊號平滑返回並降低電磁幹擾 (EMI)。
佈線時，應盡量縮短走線長度，避免急轉彎。急轉彎會幹擾訊號並增加電磁幹擾 (EMI)。建議使用平滑曲線或 45 度角。良好的走線佈局和可靠的參考平面能夠使訊號更清晰，並提升效能。
提示：使用模擬工具檢查阻抗並找出問題所在。
最小化過孔並縮短走線長度
對於高速 PCB，走線越短、過孔越少越好。短走線可以降低訊號延遲，並避免阻抗不匹配。為了獲得最佳效果，請將走線長度保持在 2 英吋以內。這樣可以保證訊號強勁可靠。
證據說明 | 關鍵見解 |
|---|---|
走線越短越好。 | 它們降低訊號延遲和阻抗不匹配。 |
2 英吋以下的痕跡效果最佳。 | 短走線可減少延遲和不匹配問題。 |
將過孔靠近放置。 | 分組通孔可提高導電性並降低電阻損耗。 |
將過孔彼此靠近以改善訊號傳輸。這可以降低電阻並提升性能。請勿使用過多的過孔，因為它們可能會產生不良影響。
在內層運轉高頻訊號
將高頻訊號置於內層以獲得更好的效果。內層縮短了訊號路徑，從而降低了延遲並消除了訊號反彈。較小的過孔還能減少諸如短截線和阻抗不匹配等問題。
內層上的電源層和接地層作用較大。它們可以降低雜訊和串擾，使訊號傳輸路徑更加順暢。這些平面還能透過減少地彈和電源雜訊來阻擋電磁幹擾。
注意： PCB層佈局會影響阻抗。走線寬度、材料類型以及與各層之間的距離等因素都非常重要。
精心設計 PCB 層。這可以提高訊號強度，並使快速設計更有效率。
為了在快速 PCB 佈局中更好地提升訊號質量，請務必仔細規劃。您可以透過合理佈線、使用優質材料以及控制 EMI 來改進。例如，強大的 EMI 屏蔽和良好的佈線設計能夠使 5G 網路運作得更好。同樣，透過訊號濾波和智慧佈線，電子設備既能保持時尚，又能降低 EMI。
完整的方案能幫助您的電路在任何情況下都能正常運作。透過選擇合適的材料、精確佈線以及添加良好的屏蔽，您的電路就能實現其目標。運用這些技巧，讓您的設計更上一層樓，每次都能獲得出色的結果。
常見問題
在快速 PCB 佈局中，什麼對訊號完整性最重要？
選擇合適的材料至關重要。應選擇介電常數 ( Dk ) 和損耗角正切 ( Df ) 較低的材料，以保持訊號清晰。這些特性有助於降低訊號損耗，並提高高速設計的性能。
如何在快速 PCB 設計中降低 EMI？
您可以透過使用屏蔽、接地和良好的走線路徑來降低 EMI。將接地層置於訊號線下方，並避免走線急轉彎。電源層的 20-H 規則有助於降低低頻下的 EMI。
為什麼在快速 PCB 佈局中最好使用更少的過孔？
過孔會導致訊號延遲和不匹配。使用較少的過孔可以保持訊號順暢傳輸，並避免反射等問題。將過孔緊密排列可以改善訊號傳輸並降低電阻。
差分對如何幫助保證訊號完整性？
差分對保持訊號平衡，從而降低雜訊和 EMI。它們承載相反方向的電流，從而抵消幹擾。匹配的走線長度和間距使它們能夠更好地工作。
仿真工具能否改善訊號完整性？
是的，模擬工具可以發現阻抗不匹配和反射等問題。它們可以讓你在實際製作設計之前進行測試，從而提高快速PCB的性能和可靠性。
提示：嘗試使用 Altium Designer 或 Cadence 等工具進行更好的模擬。
