PCB設計準備
1. 硬體需提供的信息 C
●準確的原理圖，包括紙本和電子文件以及無錯誤的網路表。
● 一份帶有元件代碼的正式BOM。對於封裝庫中沒有的元件，硬體工程師應提供DATASHEET或實物，並註明引腳定義順序。
●提供PCB的整體佈局圖或重要單元、核心電路的位置圖。提供PCB結構圖，結構圖上應標示PCB的形狀、安裝孔位、定位元件、禁區等相關資訊。
2. 基本設計要求 設計前
● 1A 或以上的大電流組件和網路。
● 重要的時脈訊號、差分訊號、高速數位訊號。
● 模擬小訊號等易幹擾訊號。
● 其他特殊要求的訊號。
3. 特殊要求說明
●差分分佈線、需要屏蔽的網路、特性阻抗網路、等延遲網路等。
● 特殊元件禁佈區、錫膏偏移、阻焊開口等結構特殊需求。
● 仔細閱讀原理圖，了解電路結構，並了解電路的工作條件。
● 與硬體工程師充分溝通，確認PCB中關鍵網絡，了解高速元件的設計需求。
設計過程
1.固定部件的包裝
● 開啟網路表，瀏覽所有封裝，確保所有元件的封裝正確且元件庫中包含所有元件的封裝，且網路表中的所有資訊皆採用大寫字母，以免出現單邊載入問題或PCB BOM不連續的情況，元件標準化的命名方式以公司元件標準化的命名方式命名，標準元件元件在公司統一的元件中。
● 元件庫中不存在的封裝，硬體工程師應提供元件DATASHEET或實物，由專門建庫人員進行建置庫，並請對方確認。
2.建立PCB板框架
● 根據PCB結構圖，或對應的模板，建立PCB文件，包括安裝孔，禁佈線區域等相關資訊。
● 尺寸標註。 PCB 的精確結構應在鑽孔層中標明，並且無法進行封閉尺寸標註。
3.匯入網頁表
● 匯入網頁表並解決所有載入問題，每個 EDA 軟體都不同，請查看有關如何處理此問題的教學。
● 若使用EDA軟體，必須匯入網表兩次以上（無任何提示資訊）才能確認匯入正確。
4.PCB佈局
● 第一步，確定參考點，一般將參考點設置在印製板左、下邊框線的交點處（或延長線的交點處）或印製板插件的第一個焊盤處。
確定參考點後，元件佈局和佈線都將以此參考點為準。建議佈局網格間距為 10-25 MIL。
● 依照要求，先將所有有定位要求的元件固定並鎖緊。
● 佈局基本原則：
① 遵循先難後易、先大後小的原則。
② Layout：可以參考硬體工程師提供的原理圖和粗略Layout，依照訊號流向模式擺放主要的原始裝置。
③總的連接線盡量短，關鍵訊號線最短。
④ 強訊號、弱訊號、高壓訊號、弱電壓訊號應完全分離。
⑤高頻元件應有足夠間距。
⑥ 分離類比訊號和數位訊號。
● 同一結構的電路部分應盡量採用對稱佈局。
● 依照分佈均勻、重心平衡、佈局美觀的標準最佳化佈局。
● 同一排元件應沿X或Y方向排列，同一排有極化的分立元件也應沿X或Y方向排列，以方便生產和調試。
● 元件擺放位置應方便調試維護，小元件不應擺放在大元件旁邊，需要調試的元件周圍應留有足夠的空間。發熱元件應留有足夠的散熱空間。散熱元件應遠離發熱元件。
● 雙列直插式元件之間的距離應大於2mm。
- 毫米。電阻器和電容器等小型SMD元件之間的距離應大於0.7毫米。 SMD元件焊盤外側與相鄰筒式元件焊盤外側的距離應大於2毫米。插入式裝置不得放置在距壓接元件5毫米以內的範圍內。 SMD元件不得放置在距焊接表面5毫米以內的範圍內。
● 積體電路的去耦電容應盡量靠近晶片的電源引腳，以高頻為最近距離原則，並應使其與電源、地之間形成最短的迴路。
● 旁路電容應均勻分佈在IC周圍。
● 佈局元件時，應考慮將使用相同電源的元件盡量放置在一起，以方便日後電源分流。
● 用於阻抗匹配的電阻性和電容性裝置的放置應根據其特性合理化。
匹配電容、電阻的佈局應明確，多個負載的終端匹配必須放置在訊號的最遠端。
●匹配電阻的佈局應靠近訊號的驅動端，距離一般不超過500
● 調整字元。所有字元不得位於上盤，以確保組裝後字元資訊清晰可見。所有字符在X或Y方向上應保持一致。字元和絲網引線的大小應均勻一致。
● 放置PCB 的MARK 點。
5. PCB佈線
●佈線優先權
① 鬆散密度原則：從印製板上連接關係簡單的裝置開始佈線，從連接最鬆的區域開始佈線，規範個別狀態。
②核心優先原則：例如DDR RAM等核心部分應優先佈線，同類訊號傳輸線應提供專用層、電源、地迴路。其他次要訊號應整體考慮，不應與關鍵訊號衝突。
③關鍵訊號線優先：電源、類比小訊號、高速訊號、時脈訊號和同步訊號等關鍵訊號優先佈線。
● 接地電路規則。
環路最小規則，即訊號線及其環路構成的環面積應盡可能小，環面積應盡可能小，環面積越小，對外界的輻射越少，接收到外界的十次方幹擾也越小。針對此規則，在進行地平面劃分時，要考慮到地平面的分佈和重要信號的走線，防止由於地平面三丁縫隙等帶來的問題：在雙層板設計中，在給電源留有足夠空間的情況下，應將留有填充部分地線的參考允許增加一些必要的過孔，將連接到兩側的信號有效地連接到一些關鍵地連接到一些關鍵的軸。對於一些頻率較高的設計，需要特別考慮地平面訊號環路，並且建議使用多層板。
● 加擾控制：
長平行佈線所引起的PCB上不同網絡間的相互幹擾主要是由於平行線間分佈電容和分佈電感的作用。克服幹擾的主要措施是增加平行佈線間的距離並遵循3W規則。
● 屏蔽保護：
對應地環路規則，其實也是盡量減少訊號環路面積，更對於一些比較重要的訊號，例如時脈訊號、同步訊號等：對於一些特別重要，特別是高頻的訊號，應該考慮採用銅軸電纜的屏蔽結構設計，也就是將佈線上下接地線與左右接地線隔離，同時也要考慮如何有效地讓屏蔽層的接地線和實際的地平面結合起來。
● 走線方向控制規則：
將相鄰層的走線方向改成正交結構，避免不同訊號線在相鄰層走成同一方向，以減少不必要的層間幹擾；當由於板子的結構限制難以避免這種情況時，特別是訊號速率較高時，應考慮用地平面隔離佈線層，用地線隔離訊號線。
● 阻抗匹配規則：
同一網路中的佈線寬度應保持一致。佈線寬度的變化會導致佈線特性阻抗不均勻，並在較高傳輸速度下產生反射，設計時應盡量避免這種情況。在某些情況下，例如連接器引線、BGA封裝引線和類似結構，可能無法避免線寬變化，應盡量減少中間不一致的有效長度。
- 對齊長度控制規則：
走線長度控制規則即短線規則，在設計中應盡量使佈線長度盡可能短，以減少因走線長度過長而引起的干擾問題，特別是一些重要的信號線，如時脈線，一定要將其振盪器放在非常靠近器件的地方。對於驅動多個裝置的情況，應根據具體情況決定採用何種網路拓撲結構。
- 倒角規則：
PCB 設計中應避免使用銳角和直角，因為這些角度會產生不必要的輻射，並影響製程效能。所有線間角度應≥ 135°。
- 電源層和地層的完整性規則：
對於導孔密度較高的區域，應注意避免在電源層和地層的挖空區域形成導孔互連，造成平面層的分割，破壞平面層的完整性，導致地層訊號線環路面積增大。
- 3W 規則：
為了減少線路間的干擾，應確保線路間距足夠大，當線路中心距不小於3倍線寬時，可以保持70%的電場不互相干擾，稱為3W規則。如果要達到98%的電場不互相干擾，可以採用10W規則。
●規則20H：
由於電源層和地層之間的電場是可變的，電磁幹擾會在電路板邊緣向外輻射。這被稱為邊緣效應。電源層可向內收縮，使電場僅在地層範圍內傳導。以20H（電源層和地層之間的電介質厚度）為例，向內收縮70H可將100%的電場限制在接地邊緣；向內收縮98H可將XNUMX%的電場限制在接地邊緣。
設定規則
1. 排列堆疊順序
● 在高速數位電路中，電源層與地層應盡量靠近，中間不應佈置任何走線。
所有佈線層盡可能靠近一個平面，並優先使用地平面作為隔離層。
● 為了盡量減少訊號間的干擾，相鄰佈線層的訊號方向應相互垂直，如果無法避免相同方向，則應盡量避免相鄰訊號層相同方向的訊號重疊。
● 可依需求設定多個阻抗層，阻抗層應依要求清楚標註，注意參考層的選擇，並將所有有阻抗需求的訊號佈置在阻抗層之上。
2.S設定線寬、線距
● 當平均訊號電流較大時，需考慮線寬與電流的關係，具體可參考下表不同厚度、寬度的銅鉑載流表。
3.設定過孔
下表可用於穿孔墊和孔徑的設定。
