電子工程師必備的 200 多項 PCB 佈局審查清單

PCB 佈局檢查清單的 14 項要點

前 14 分 PCB佈局清單

在設計PCB時，為了使高頻電路板的設計更加合理，具有更好的抗干擾性能，應考慮以下幾個方面：
（1）合理選擇層數。在PCB設計中對高頻電路板進行佈線時，利用中間內層平面作為電源和地層，可以起到屏蔽作用，有效減小寄生電感，縮短訊號線長度，最大限度地減少訊號間的交叉幹擾。
（2）佈線方法：佈線時必須轉彎45°角或呈圓弧狀，這樣可以減少高頻訊號的發射及其耦合。
（3）走線長度：走線長度越短越好，兩條線之間的平行距離越短越好。
（4）過孔數量：過孔數量越少越好。
（5）層間佈線方向層間佈線方向應為垂直方向，即頂層為水平方向，底層為垂直方向。這樣可以減少訊號之間的干擾。
（6）覆銅層增加接地覆銅層可以減少訊號之間的干擾。
（7）接地：將重要的訊號線接地，可顯著提高訊號的抗干擾能力。當然，幹擾源也可以接地，使其不能幹擾其他訊號。
（8）訊號線訊號線不能繞環，需要以菊花鏈的方式佈線。

2. 佈線優先級

優先考慮關鍵訊號線：類比小訊號、高速訊號、時脈訊號、同步訊號等關鍵訊號優先佈線密度優先原則：從板上連線最複雜的裝置開始佈線。從板上最密集的區域開始佈線注意：a. 盡量為時脈訊號、高頻訊號、敏感訊號等關鍵訊號提供專用佈線層，並確保最小環路面積。必要時可採用手動優先佈線、屏蔽、增加安全距離等方法。保證訊號品質。 b. 電源層與地層之間 EMC 環境較差，避免佈置對幹擾敏感的訊號。 c. 有阻抗控制要求的網路應盡可能依照線長和寬度要求佈線。

3.時鐘接線

時脈線是EMC影響最大的因素之一。時脈線上的過孔應盡量少，盡量避免與其他訊號線平行走線，並遠離一般訊號線，避免干擾訊號線。同時，應避開電路板的電源部分，以防止電源和時脈相互幹擾。如果電路板上有專門的時脈產生晶片，則其下方不能走線，而應在其下方鋪銅，必要時可專門為其切割接地線。對於被許多晶片引用的晶振，這些晶振下方不應走線，並應鋪銅隔離。

4.直角佈線

直角佈線一般是PCB佈線中必須避免的情況，幾乎成為了衡量佈線品質的標準之一。那麼直角佈線會對訊號傳輸造成多大的影響呢？從原理上講，直角佈線會引起傳輸線的線寬變化，從而引起阻抗的不連續。實際上，不僅是直角佈線，圓角、銳角佈線都可能造成阻抗的變化。直角佈線對訊號的影響主要體現在三個方面：一是轉角可以等效為傳輸線上的容性負載，減慢上升時間；二是阻抗的不連續會造成訊號反射；三是直角尖角產生的EMI。

5.銳角

（1）對於高頻電流來說，當導線的彎角呈現直角甚至銳角時，彎角附近的磁通密度和電場強度都比較高，會輻射出較強的電磁波，而且此處的電感量也會較大，電阻也會比鈍角或圓角處要大。

（2）數位電路的匯流排佈線，佈線轉彎處採用鈍角或圓角設計，佈線區域所佔用的面積相對較小。在相同線距條件下，總線距佔用的寬度比直角轉彎少0.3倍。

6. 差異化路由

請參閱：差分佈線和阻抗匹配

a. 抗干擾能力強，因為兩條差分走線之間的耦合非常好。當外界有雜訊幹擾時，它幾乎同時耦合到兩條線上，而接收端只關心兩路訊號之間的差值。因此，外部共模雜訊可以完全被抵消。

b. 可以有效抑制EMI。同樣，由於兩個訊號的極性相反，它們輻射的電磁場可以相互抵消。耦合越緊密，釋放到外界的電磁能量就越少。

c. 精確的時序定位。由於差分訊號的開關變化位於兩個訊號的交會處，不像普通的單端訊號那樣依靠高低閾值電壓來判斷，因此受製程和溫度的影響較小，可以減少時序誤差，也更適合用於低振幅訊號的電路。目前流行的LVDS（低壓差分訊號）就是指這種小幅度差分訊號技術。

對於PCB工程師來說，最關心的是如何保證在實際佈線中能夠充分發揮差分佈線的優勢。或許接觸過Layout的朋友都知道，差分佈線的一般要求就是「等長、等距離」。

等長是為了確保兩路差分訊號始終保持相反極性，減少共模分量；等距主要是為了確保兩者差分阻抗一致，減少反射。「盡量靠近原則」有時也是差分走線的要求之一。

差分訊號在高速電路設計上應用越來越廣泛。電路中最關鍵的訊號往往採用差分結構設計。定義：通俗地說，就是驅動端發送兩個大小相等、方向相反的訊號，接收端透過比較這兩個電壓的差值來判斷邏輯狀態「0」或「1」。承載差分訊號的一對走線稱為差分走線。

與普通的單端訊號佈線相比，差分訊號最明顯的優勢體現在以下三個方面：a.抗干擾能力強，因為兩條差分走線之間的耦合非常好，當外界有雜訊幹擾時，幾乎同時耦合到兩條線上，接收端只關心兩根訊號之間的差分值，因此可以完全抵消外部共模雜訊。 b.可以有效抑制EMI。同理，由於兩根訊號極性相反，它們輻射的電磁場可以互相抵消，耦合越緊密，向外界釋放的電磁能量就越少。

精準的時序定位。由於差分訊號的開關變化位於兩路訊號的交匯處，不像普通的單端訊號那樣依賴高低閾值電壓來判斷，因此受製程和溫度的影響較小，可以減少時序誤差，也較適合用於低振幅訊號的電路。目前流行的LVDS（低壓差分訊號）就是指這種小幅度差分訊號技術。對於PCB工程師來說，最關心的是如何確保在實際佈線中能夠充分發揮差分佈線的優勢。或許接觸過Layout的朋友都知道，差分佈線的一般要求就是「等長等距」。等長是為了確保兩路差分訊號始終保持相反極性，減少共模分量；等距主要是為了確保兩者的差分阻抗一致，減少反射。「盡量靠近原則」有時也是差分佈線的要求之一。

對於PCB工程師來說，最關心的是如何確保在實際佈線中能夠充分發揮差分佈線的優勢。或許接觸過Layout的朋友都知道，差分佈線的一般要求就是「等長、等距」。等長是為了確保兩路差分訊號始終保持相反極性，減少共模分量；等距主要是為了確保兩者的差分阻抗一致，減少反射。「盡量靠近原則」有時也是差分佈線的要求之一。

7.蛇形線

蛇形線是Layout中經常使用的佈線方式，其主要目的是調整延遲，滿足系統時序設計要求。設計人員首先要有這樣的認知：蛇形線會破壞訊號質量，改變傳輸延遲，因此佈線時應盡量避免。然而在實際設計中，為了確保訊號有足夠的保持時間，或者為了減少同一組訊號之間的時間偏移，往往必須刻意地將佈線繞成蛇形。

注意：成對出現的差分訊號線通常平行佈線，過孔數量盡量少。必須鑽孔時，應將兩條線一起鑽孔以達到阻抗匹配。具有相同屬性的一組匯流排應盡可能並排佈線，且長度盡可能相同。從貼片焊盤引出的過孔應盡可能遠離焊盤。

8. 電源和接地線的處理

即使整塊PCB板內的佈線完成良好，由於電源和地線考慮不充分而產生的干擾也會降低產品的性能，有時甚至會影響產品的成功率。因此，必須認真對待電源和接地線的佈線，盡量減少電源和接地線產生的噪音幹擾，確保產品的品質。

每一個從事電子產品設計的工程師都了解地線和電源線之間產生雜訊的原因。現在我們只描述降低的噪音抑制方法：

（1）眾所周知，在電源線和接地線之間加去耦電容。（2）盡量加寬電源和接地線的寬度，最好使接地線寬於電源線，它們的關係是：地線>電源線>訊號線。通常訊號線寬度為：0.2～0.07mm，電源線為1.2～2.5 mm。對於數位電路PCB，可採用寬地線組成環路，即組成地網路（類比電路的地不能這樣使用）。（3）利用大面積的銅層作為接地線，將印製板上所有未使用的區域都連接到地作為接地線。或可以做成多層板，電源和接地線各佔一層。

對於過孔密集的區域，應注意避免電源層、地層鏤空區域過孔相互連通，形成平面層的分割，破壞平面層的完整性，進而增大訊號線在地層中的環路面積。

接地迴路規則：

最小環路規則是指訊號線及其環路所形成的環路面積應盡可能小，環路面積越小，對外輻射越少，受到的外部幹擾也越小。

設備解耦規則：

A.在印製板上加入必要的去耦電容，用於濾除電源上的干擾訊號，穩定電源訊號。在多層板中，去耦電容的位置一般要求不是很嚴格，但對於雙層板來說，去耦電容的佈局和電源的佈線會直接影響整個系統的穩定性，有時甚至會影響設計的成敗。 B.在雙層板設計中，電流一般要經過濾波電容濾波後才能被裝置使用。 C.在高速電路設計中，能否正確使用去耦電容關係到整板的穩定性。

9.數位電路與類比電路的共地處理

如今許多PCB已經不再是單一功能電路（數位電路或類比電路），而是由數位電路和類比電路混合構成，因此在佈線時需要考慮它們之間的相互幹擾，特別是地線上的雜訊幹擾。

數位電路頻率高，類比電路靈敏度強，對訊號線來說，高頻訊號線應盡量遠離敏感的類比電路元件。對地線來說，整個PCB板與外界只有一個節點，因此必須在PCB內部處理數位地與類比地的共地問題。但數位地和類比地在板內部實際上是分開的，它們之間並不相連，只是在PCB板與外界連接的接口處（比如插頭等）才有連接。數位地和類比地有一點短接，注意只有一個連接點。 PCB板上也會有不同的土地，這是由系統設計決定的。

10.信號線敷設在電氣（地）層

多層印刷板佈線時，訊號線層上通常不會剩下太多未完成的線路。增加更多的層數會造成浪費，增加生產工作量，成本也會隨之增加。為了解決這個矛盾，可以考慮在電氣（地）層上佈線。應先考慮電源層，然後是地層。因為這樣最好地保留地層的完整性。

11. 大面積導體連接腿的處理

當大面積接地（電）時，常用元件的接腳都與其連接，連接引腳的處理需要綜合考慮，從電氣性能上來說，元器件引腳的焊盤最好能夠與銅面完全連接，但這對元器件的焊接組裝存在一些隱患，如：①焊接需要大功率的加熱器。

②容易造成虛焊。因此，考慮到電氣性能和工藝要求，做了十字形的焊盤，稱為隔熱板，俗稱導熱墊（Thermal）。這樣可以消除焊接時因截面散熱量過大而產生虛焊的可能性，使焊接性大大降低。多層板的電源（地）層腳的處理也同理。

12.網路系統在佈線中的作用

在許多CAD系統中，佈線是基於網路體系來決定的。如果網格過密，雖然通道數增加了，但是步長太小，影像場的資料量太大，這必然對設備的儲存空間提出更高的要求，同時也會對電腦電子產品的運算速度產生很大的影響。有些路徑是無效的，例如被元件腳的焊盤所佔用的路徑，或是被安裝孔、安裝孔所佔用的路徑。網格過稀、通道數過少都會對佈線速率造成很大的影響。因此，必須有一個合理密度的網格系統來支撐佈線。

標準元件的腿之間的距離為0.1英吋（2.54mm），因此網格系統的基準一般設定為0.1英吋（2.54mm）或小於0.1英吋的整數倍，如：0.05英吋、0.025英吋、0.02英吋等。

13.設計規則檢查（DRC）

佈線設計完成後，需要仔細檢查佈線設計是否符合設計者所設定的規則，同時也需要確認所設定的規則是否符合印製板生產流程的需要。一般檢查包括以下幾個方面：

（1）導線與導線、導線與元件焊盤、導線與通孔、元件焊盤與通孔、通孔與通孔之間的距離是否合理，是否符合生產要求。（2）電源線與接地線的寬度是否合適，電源線與接地線之間是否緊密耦合（低波阻抗）？ PCB板上是否有可以加寬接地線的地方？（3）關鍵訊號線是否採取了最佳措施，如盡量縮短、加保護線、輸入線與輸出線明顯分開等。（4）類比電路和數位電路部分是否有獨立的接地線。（5）PCB板上新增的圖形（如圖示、標註等）是否會造成訊號短路。（6）修改一些不理想的線形。（7）PCB板上是否添加了製程線條？阻焊層是否符合生產流程要求，阻焊尺寸是否合適，字元標記是否壓印在裝置焊盤上，以免影響電氣組裝品質。（8）多層板中電源地層的外框邊緣是否減少。如果電源地層的銅箔裸露在板外，容易造成短路。

14. 檢查3W和3H原則

為了減少線間串擾，應確保線間距足夠大。當線路中心間距不小於3倍線寬時，可以保持70%的電場而不互相干擾，稱為3W規則。如果要達到98%的電場而不互相干擾，可以採用10W的間距。

（1）時脈、重設、100M以上訊號及一些關鍵匯流排訊號等訊號線的佈線必須滿足3W原則，同層和相鄰層不要有較長的平行線，鏈路上過孔盡量少。

（2）高速訊號過孔數量問題。有些裝置說明書一般對高速訊號的過孔數量有嚴格的要求。互連的原則是，除了必要的引腳扇出過孔外，嚴禁在內層鑽孔。對於多餘的過孔，他們佈局了8G PCIE 3.0的走線，鑽了4個過孔，沒有問題。

（3）同層時鐘與高速訊號的中心距必須嚴格滿足3H（H為佈線層到回流平面的距離）；相鄰層的訊號嚴禁重疊，建議也滿足3H原則。關於上述串擾問題，有工具可以檢查。

200+ 最佳 PCB 佈局檢討清單

關於PCB佈線和佈局的清單，電路設計、機殼、電子元件選配、線材及連接器等。

聯繫電話	按部位分類	技術規格內容
1	PCB佈線和佈局	PCB佈線及佈局隔離標準：強弱電隔離、大小電壓隔離、高低頻隔離、輸入輸出隔離、數位類比隔離、輸入輸出隔離，邊界標準相差一個數量級。隔離方式包括：空間隔離、地線隔離。
2	PCB佈線和佈局	晶振盡量靠近IC，走線要粗
3	PCB佈線和佈局	晶振外殼接地
4	PCB佈線和佈局	當時脈配線通過連接器輸出時，連接器上的引腳應在時脈線引腳周圍填充接地引腳
5	PCB佈線和佈局	讓類比電路和數位電路分別擁有各自的電源和接地路徑。如果可能，應盡可能加寬這兩部分電路的電源和接地線，或使用獨立的電源層和地層，以降低電源和地環路的阻抗，並減少可能存在於電源和地環路中的干擾電壓。
6	PCB佈線和佈局	獨立工作的PCB的類比地和數位地可以在系統接地點附近單點連接。如果電源電壓一致，類比電路和數位電路的電源可以在電源入口處單點連接。如果電源電壓不一致，可以在兩個電源附近連接1~2nF的電容，為兩個電源之間的訊號回流提供路徑。
7	PCB佈線和佈局	如果PCB插入主機板，主機板類比電路和數位電路的電源和接地也應分開。類比地和數位地均在主機板的接地點接地。電源在系統接地點附近單點連接。如果電源電壓一致，則類比電路和數位電路的電源在電源入口處單點連接。如果電源電壓不一致，則在兩個電源附近連接1~2nF的電容，為兩個電源之間的訊號回流提供通路。
8	PCB佈線和佈局	高速、中速、低速數位電路混合佈線時，應在印製電路板上分配不同的佈局區域
9	PCB佈線和佈局	低階類比電路和數位邏輯電路應盡可能分離
10	PCB佈線和佈局	設計多層印刷電路板時，電源平面應靠近地平面，並佈置在地平面的下方。
11	PCB佈線和佈局	設計多層印製板時，佈線層應與整個金屬平面相鄰佈置
12	PCB佈線和佈局	設計多層印刷板時，應將數位電路與類比電路分開，條件允許時，應將數位電路與類比電路佈置在不同層。如必須佈置在同一層，可透過挖溝、加地線、隔離等措施進行補救。類比地、數位地、電源必須分開，不能混用。
13	PCB佈線和佈局	時鐘電路和高頻電路是主要的干擾源和輻射源，必須單獨佈置，並遠離敏感電路。
14	PCB佈線和佈局	長線傳輸時注意波形畸變
15	PCB佈線和佈局	減少幹擾源和敏感電路迴路面積的最佳方法是使用雙絞線和屏蔽線，將訊號線和接地線（或載流環路）絞在一起，盡量減少訊號線和接地線（或載流迴路）之間的距離
16	PCB佈線和佈局	增加線路之間的距離，盡量減少干擾源與感應線之間的互感
17	PCB佈線和佈局	如果可能的話，讓幹擾源線和感應線成直角（或接近直角），這樣可以大大減少兩條線之間的耦合
18	PCB佈線和佈局	增加線路之間的距離是減少電容耦合的最佳方法
19	PCB佈線和佈局	正式佈線前，第一點是將線路分類。主要的分類方式是依照功率等級，每30dB功率等級又分為幾組
20	PCB佈線和佈局	不同類別的電線應分別捆紮敷設。相鄰類別的電線也可採取屏蔽、絞合等措施組合在一起。分類線束之間的最小距離為50~75mm。
21	PCB佈線和佈局	佈局電阻時，放大器、上拉、下拉和穩壓整流電路的增益控制電阻和偏壓電阻（上拉、下拉）應盡量靠近放大器、主動元件、它們的電源和接地，以減少它們的去耦效應（提高瞬態響應時間）。
22	PCB佈線和佈局	旁路電容放置在靠近電源輸入的地方
23	PCB佈線和佈局	去耦電容放置在電源輸入端。盡可能靠近每個IC
24	PCB佈線和佈局	PCB阻抗的基本特性：由銅的質量和橫截面積決定。具體來說：1盎司0.49毫歐姆/單位面積電容：C=EoErA/h，Eo：自由空間介電常數，Er：PCB基板介電常數，A：電流到達範圍，h：走線間距電感：均勻分佈於佈線中，約1nH/m 對於10盎司的銅線，在0.25mm（10mil）厚的FR4壓延下，位於接地層上方的0.5mm寬、20mm長的導線可以產生9.8毫歐姆的阻抗、20nH的電感以及與地1.66pF的耦合電容。
25	PCB佈線和佈局	PCB佈線基本原則：增加走線間距，減少電容耦合串擾；平行佈置電源線和接地線，優化PCB電容；敏感高頻線遠離高雜訊電源線佈置；加寬電源線和接地線，降低電源線和接地線的阻抗；
26	PCB佈線和佈局	分離：使用物理分離來減少不同類型的訊號線之間的耦合，特別是電源線和接地線
27	PCB佈線和佈局	局部去耦：對電源和IC進行局部去耦。在電源輸入埠和PCB之間使用大容量旁通電容，以濾除低頻脈動並滿足突發功率需求。在每個IC的電源和接地之間使用去耦電容。這些去耦電容應盡可能靠近引腳。
28	PCB佈線和佈局	佈線分離：盡量減少PCB同一層相鄰線路之間的串擾和雜訊耦合。採用3W規範處理關鍵訊號路徑。
29	PCB佈線和佈局	保護及分流電路：對關鍵訊號採取雙側地線保護措施，並確保保護電路兩端接地
30	PCB佈線和佈局	單層PCB：地線寬度至少應為1.5mm，跳線和接地寬度的變化應保持在最小值
31	PCB佈線和佈局	雙層PCB：建議採用地網格/點陣佈線，寬度維持在1.5mm以上。或將地線放在一側，訊號電源放在另一側。
32	PCB佈線和佈局	保護環：用地線組成一個環，將保護邏輯圍起來，起到隔離的作用
33	PCB佈線和佈局	PCB電容：PCB電容是在多層板上因電源表面與接地之間的絕緣層較薄而產生的。其優點是頻率響應非常高，串聯電感較低，且均勻分佈在整個板面或走線上。它相當於一個均勻分佈在整個電路板上的去耦電容。
34	PCB佈線和佈局	高速電路與低速電路：高速電路應靠近地平面，低速電路應靠近電源平面。接地填銅：填銅必須確保接地。
35	PCB佈線和佈局	相鄰層的走線方向為正交結構，避免在相鄰層上將不同的信號線走線到同一方向，以減少不必要的層間串擾；當由於板結構限制（例如某些背板）而難以避免這種情況時，尤其是信號速率較高時，可以考慮使用地平面隔離各個佈線層，使用地信號隔離各個信號線；
36	PCB佈線和佈局	不允許佈線的一端懸浮在空中，以避免產生「天線效應」。
37	PCB佈線和佈局	阻抗匹配檢查規則：同一網格的佈線線寬應保持一致。線寬的變化會造成線路特性阻抗不均勻，當傳輸速度較高時，會產生反射，設計時應盡量避免這種情況。在某些條件下，可能無法避免線寬的變化，應盡量減少中間不一致部分的有效長度。
38	PCB佈線和佈局	防止訊號線在不同層之間形成自環路，造成輻射干擾。
39	PCB佈線和佈局	短線規則：保持佈線盡可能短，特別是對於重要的信號線，例如時脈線，並確保將其振盪器放置在非常靠近設備的位置。
40	PCB佈線和佈局	倒角規則：PCB設計應避免銳角和直角，這會造成不必要的輻射，且製程性能不佳。所有線路之間的角度應大於135度
41	PCB佈線和佈局	濾波電容焊盤到連接焊盤的導線應採用0.3mm粗的導線連接，互連長度應≤1.27mm。
42	PCB佈線和佈局	一般將高頻部分設置在介面處，以減少佈線長度。同時，也應考慮高/低頻地平面的劃分。通常將兩者的地劃分開，然後在介面處單點連接。
43	PCB佈線和佈局	對於過孔密集的區域，應注意避免電源層與地層的挖空區域相互連通，造成平面層的分割，破壞平面層的完整性，進而增大訊號線在地層中的環路面積。
44	PCB佈線和佈局	電源層不重疊投影原則：對於兩層以上（含）的PCB板，不同的電源層應避免在空間上重疊，主要是為了減少不同電源之間的干擾，尤其是電壓差較大的電源之間的干擾。電源平面的重疊問題必須避免。如果難以避免，可以考慮在中間使用地層。
45	PCB佈線和佈局	3W規則：為了減少線間串擾，線間距應足夠大。當線中心距不小於3倍線寬時，可使70%的電場不互相干擾。若98%的電場不互相干擾，則可採用10W規則。
46	PCB佈線和佈局	20H規則：以20H（電源與接地之間的介質厚度）為單位，若向內收縮70H，可將1000%的電場限制在地邊緣，若向內收縮98H，可將XNUMX%的電場限制在地邊緣。
47	PCB佈線和佈局	50-50規則：選擇印刷電路板層數的規則，即如果時脈頻率達到5MHZ或脈衝上升時間小於5ns，則PCB板必須採用多層板。如果採用雙層板，最好將印刷電路板的一面作為完整的地平面
48	PCB佈線和佈局	混合訊號PCB分區準則：1將PCB劃分為獨立的類比和數位部分；2將A/D轉換器跨分區放置；3不要分割地，在電路板的類比部分和數位部分下面設定統一的地；4在電路板的所有層中，數位訊號只能在電路板的數位部分走線，類比訊號只能在電路板的類比部分走線；5實現類比電源與數位電源的分割；6佈線不能跨越分割電源面之間的縫隙；7必須跨越分割電源面之間縫隙的訊號線必須位於緊鄰大面積地的佈線層上；8分析返回地電流的實際路徑和方法；
49	PCB佈線和佈局	多層板是較好的板級EMC防護設計措施，建議使用。
50	PCB佈線和佈局	訊號電路與電源電路有各自獨立的接地線，最終均匯聚於一點接地，兩者不應有公共接地線。
51	PCB佈線和佈局	訊號返回地線採用獨立的低阻抗接地迴路，不能以底盤或結構框架作為迴路。
52	PCB佈線和佈局	中、短波設備與大地連接時，接地線<1/4λ；若無法滿足要求，接地線不能為1/4λ的奇數倍。
53	PCB佈線和佈局	強、弱訊號的接地線應分開佈置，且各自只在一點點連接到地網。
54	PCB佈線和佈局	一般情況下，設備中應有至少三根獨立的接地線：一根是低電平電路接地線（稱訊號地線），一根是繼電器、電動機和高電平電路接地線（稱幹擾接地線或雜訊接地線）；另一根是當設備使用交流電源時，電源安全地線應與機殼接地線相連，機殼線與連接線之間是所有線的絕緣箱之間。斷路器電路在最大電流點單點接地，當f<1MHz時，一點接地；當f>10MHz時，多點接地；當1MHz
55	PCB佈線和佈局	避免接地迴路的準則：電源線應與接地線平行鋪設。
56	PCB佈線和佈局	散熱器應與單板內的電源地或屏蔽地或保護地連接（優先採用屏蔽地或保護地），以減少輻射干擾
57	PCB佈線和佈局	數位地與類比地分離，地線加寬
58	PCB佈線和佈局	高、中、低速混合時，注意不同的版面區域
59	PCB佈線和佈局	專用零伏線，電源線走線寬度≥1mm
60	PCB佈線和佈局	電源線和接地線應盡量靠近，並且整個印刷電路板上的電源和地應呈“井”形分佈，以平衡分佈線電流。
61	PCB佈線和佈局	幹擾源線和感測線盡量以直角書寫
62	PCB佈線和佈局	依功率分類，不同類別的電線應分別綁紮，分開敷設的線束之間的距離應為50-75mm。
63	PCB佈線和佈局	在高要求場合，內導體應採用完整的360°包裹，並使用同軸連接器，以確保電場屏蔽的完整性
64	PCB佈線和佈局	多層板：電源層與地層應相鄰。高速訊號應靠近地層放置，非關鍵訊號應靠近電源層放置。
65	PCB佈線和佈局	電源：當電路需要多個電源時，應將每個電源以接地線隔開。
66	PCB佈線和佈局	過孔：高速訊號傳輸時，過孔會產生1-4nH的電感和0.3-0.8pF的電容。因此，高速通道的過孔應盡可能小。同時，應確保高速並行線的過孔數量一致。
67	PCB佈線和佈局	短截線：避免在高頻和敏感訊號線中使用短截線
68	PCB佈線和佈局	星型訊號排列：避免在高速、敏感訊號線中使用
69	PCB佈線和佈局	輻射訊號走線：避免用於高速、敏感線路，保持訊號路徑寬度不變，不要讓經過電源層和接地的過孔太密。
70	PCB佈線和佈局	接地環路面積：保持訊號路徑及其接地迴線靠近將有助於最大限度地減少接地迴路
71	PCB佈線和佈局	一般情況下，時脈電路佈置在PCB板的中央或良好接地的位置，使時脈盡可能靠近微處理器，且引線盡量短，而石英晶體振盪器只透過外殼接地。
72	PCB佈線和佈局	為了進一步增強時脈電路的可靠性，可以將時脈區域用接地線圍起來隔離，並增加晶振下方的接地面積，避免佈設其他訊號線；
73	PCB佈線和佈局	元件佈局的原則是：劃分類比電路部分和數位電路部分，劃分高速電路和低速電路，劃分大功率電路和小訊號電路，劃分雜訊成分和非雜訊成分，同時盡量縮短元件之間的引線，以減少它們之間的干擾耦合。
74	PCB佈線和佈局	電路板依功能劃分為多個區域，各區域電路的接地線並聯連接並單點接地。當電路板上有多個電路單元時，每個單元應有獨立的接地線迴路，且各單元應在集中點連接到公共接地。單面板和雙面板均採用單點供電、單點接地。
75	PCB佈線和佈局	重要訊號線應盡量短而粗，並在兩側加保護地。當訊號需要引出時，應透過扁平電纜引出，並採用「接地線-訊號-接地線」間隔走線方式。
76	PCB佈線和佈局	I/O介面電路和功率驅動電路應盡可能靠近印刷板邊緣
77	PCB佈線和佈局	除時脈電路外，盡量避免在雜訊敏感的裝置和電路下方佈線。
78	PCB佈線和佈局	當印刷電路板上有PCI、ISA等高速資料介面時，請注意以訊號頻率對電路板進行逐步佈局，即從插槽介面開始，依高頻電路、中頻電路、低頻電路的順序佈局，使容易受干擾的電路遠離資料介面。
79	PCB佈線和佈局	印刷電路上的訊號引線越短越好，最長不要超過25cm，過孔數量盡量少。
80	PCB佈線和佈局	當訊號線需要轉彎時，採用45度或弧形折線佈線，避免使用90度折線，以減少高頻訊號的反射。
81	PCB佈線和佈局	佈線時避免 90 度折疊，以減少高頻噪音發射
82	PCB佈線和佈局	注意晶振的佈線。晶振與單晶片接腳盡量靠近，時鐘區域用接地線隔離，晶振外殼接地並固定。
83	PCB佈線和佈局	電路板合理分區，如強訊號、弱訊號、數位訊號、類比訊號等。盡量遠離幹擾源（如馬達、繼電器）和敏感元件（如微控制器）。
84	PCB佈線和佈局	用地線將數位區域與類比區域隔離，將數位地和類比地分開，最後在一點連接到電源接地。 A/D和D/A晶片的佈線也遵循此原則。製造商在分配A/D和D/A晶片引腳排列時已考慮到此要求。
85	PCB佈線和佈局	單晶片與高功率裝置的接地線應分開接地，減少相互幹擾。高功率裝置盡量放置在電路板的邊緣。
86	PCB佈線和佈局	佈線時，盡量減少環路面積，以減少感應噪音
87	PCB佈線和佈局	佈線時電源線、接地線盡量粗，除了減少壓降外，更重要的是減少耦合雜訊。
88	PCB佈線和佈局	IC元件盡量直接焊接在電路板上，少用IC插座。
89	PCB佈線和佈局	參考點一般應設置在印刷電路板左、下邊界線的交點（或延長線的交點）或插件上的第一個焊盤。
90	PCB佈線和佈局	建議佈局採用 25mil 網格
91	PCB佈線和佈局	總連線盡量短，關鍵訊號線最短
92	PCB佈線和佈局	同類型的元件在X或Y方向上應保持一致。同類型的有極性分立元件也應力求在X或Y方向上保持一致，以方便生產和調試；
93	PCB佈線和佈局	元器件擺放應方便調試和維護。小元件不能放置在大元件旁邊。需要調試的元件周圍應留有足夠的空間。發熱元件應留有足夠的空間，以利於散熱。熱敏電阻應遠離發熱元件。
94	PCB佈線和佈局	雙列直插元件間距應>2mm。 BGA與相鄰元件間距應>5mm。電阻、電容等小型SMD元件間距應>0.7mm。 SMD元件焊盤外側與鄰近插件元件焊盤外側間距應>2mm。壓接元件周圍5mm範圍內不得放置插件元件。焊接面周圍5mm範圍內不得放置插件元件。
95	PCB佈線和佈局	積體電路的去耦電容應盡可能靠近晶片的電源引腳，以高頻點最近為原則，並使其與電源、地之間的環路盡可能短。
96	PCB佈線和佈局	旁路電容應均勻分佈在積體電路周圍。
97	PCB佈線和佈局	佈局元件時，盡量將使用相同電源的元件擺放在一起，以便日後電源分割。
98	PCB佈線和佈局	用於阻抗匹配的電阻器和電容器的放置應根據其特性合理安排。
99	PCB佈線和佈局	匹配電容、電阻的佈局要區分清楚，對於多個負載的終端匹配，必須放在訊號的最遠端進行匹配。
100	PCB佈線和佈局	佈置匹配電阻時應靠近訊號的驅動端，距離一般不大於500mil。
101	PCB佈線和佈局	調整字元。並非所有字元都放置在盤面上。為確保組裝後字元資訊清晰可見，所有字元在X或Y方向上應保持一致。字元和絲網印刷的大小應一致。
102	PCB佈線和佈局	重點訊號線優先佈線：電源、類比小訊號、高速訊號、時脈訊號、同步訊號優先佈線；
103	PCB佈線和佈局	環路最小原則：即訊號線及其環路形成的環路面積應盡可能小。環路面積越小，對外輻射越小，對外幹擾也越小。在雙層板設計中，在留出足夠電源空間的情況下，剩餘部分應填充參考地，並添加一些必要的過孔，以便有效連接雙面訊號。對於一些關鍵訊號，應盡可能採用地線隔離。對於一些頻率較高的設計，也應特別考慮其他平面訊號迴路。建議使用多層板。
104	PCB佈線和佈局	接地線最短規則：盡量縮短、加粗接地線（特別是高頻電路）。對於不同層級工作的電路，不能採用較長的公共接地線。
105	PCB佈線和佈局	如果內部電路要連接到金屬外殼，應採用單點接地，以防止放電電流流經內部電路
106	PCB佈線和佈局	對電磁幹擾敏感的元件需要進行屏蔽，以將其與可能產生電磁幹擾的元件或線路隔離。如果這些線路必須穿過元件，則應以 90° 角佈線。
107	PCB佈線和佈局	佈線層應與整個金屬平面相鄰佈置。這種佈置是為了產生磁通量抵消效應
108	PCB佈線和佈局	接地點之間會形成許多環路，這些環路的直徑（或接地點之間的距離）應小於最高頻率波長的1/20
109	PCB佈線和佈局	單面或雙面電路板的電源線和接地線應盡可能靠近。最好的方法是將電源線佈在印製板的一側，將接地線佈在印製板的另一側，相互重疊，這將使電源的阻抗最小。
110	PCB佈線和佈局	訊號佈線（尤其是高頻訊號）應盡可能短
111	PCB佈線和佈局	兩導體之間的距離必須符合電氣安全設計規範的規定，且電壓差不得超過它們之間空氣和絕緣介質的擊穿電壓，否則將產生電弧。在0.7ns到10ns的時間內，電弧電流將達到數十A，有時甚至超過100A。電弧將持續存在，直到兩導體接觸短路或電流過低而無法維持電弧。可能出現的尖峰電弧的例子包括手或金屬物體，因此在設計時要注意識別它們。
112	PCB佈線和佈局	在靠近雙面板處增加一個接地平面，並將該接地平面以最短的間距連接到電路上的接地點。
113	PCB佈線和佈局	確保每個電纜入口點距底盤接地點 40 毫米（1.6 吋）以內。
114	PCB佈線和佈局	將連接器外殼和金屬開關外殼都連接至底盤接地。
115	PCB佈線和佈局	在薄膜鍵盤周圍放置一個寬導電保護環，並將保護環的外緣連接到金屬底盤，或至少將保護環的四個角落連接到金屬底盤。請勿將保護環連接到 PCB 接地。
116	PCB佈線和佈局	使用多層PCB：與雙面PCB相比，接地層和電源層以及緊密排列的訊號線-地線間距可以將共模阻抗和電感耦合降低到雙面PCB的1/10到1/100。盡量將每個訊號層靠近電源層或接地層放置。
117	PCB佈線和佈局	對於高密度PCB，如果元件分佈在頂層和底層，連接非常短，且填充較多，則應使用內層走線。大多數訊號走線、電源層和地層都位於內層，因此其作用類似於帶有屏蔽的法拉第籠。
118	PCB佈線和佈局	盡可能將所有連接器放置在電路板的一側。
119	PCB佈線和佈局	在引出底盤的連接器（容易直接受到 ESD 的衝擊）下方的所有 PCB 層上放置寬底盤接地或多邊形填充接地，並每隔約 13 毫米用過孔將它們連接在一起。
120	PCB佈線和佈局	組裝 PCB 時，請勿在頂層或底層的安裝孔焊盤上塗抹任何焊料。請使用內建墊圈的螺絲，以確保 PCB 與接地平面上的金屬底盤/屏蔽或支架緊密接觸。
121	PCB佈線和佈局	在每層的機箱地和電路地之間，設定相同的「隔離區」；如果可能的話，保持間距為0.64mm（0.025英吋）。
122	PCB佈線和佈局	在電路周圍設置環形地，防止 ESD 幹擾：1 在整個電路板周圍放置環形地路徑；2 所有層的環形地寬度均>2.5mm（0.1 吋）；3 每隔 13mm（0.5 吋）使用過孔連接環形地；4 將環形地連接到多層電路的公共地；5 門裝置或裝置裝置中的雙環狀電路板。對於非屏蔽雙面電路，環形地連接到機箱接地。環形地上不塗阻焊劑，以便環形地可以作為 ESD 洩放棒。在環形地（所有層）的某處至少放置 6mm 寬（0.5 英吋）的間隙，以避免形成大的地環路； 0.020 如果電路板不放置在金屬底盤或屏蔽裝置中，則不應在電路板的頂部和底部底盤接地線上塗抹阻焊劑，以使其充當 ESD 電弧的放電棒。
123	PCB佈線和佈局	在可能直接受到ESD影響的區域，應在每條訊號線附近佈設接地線。
124	PCB佈線和佈局	易受 ESD 影響的電路應放置在 PCB 的中間，以減少被觸摸的可能性。
125	PCB佈線和佈局	當訊號線長度大於300mm（12吋）時，必須平行敷設接地線。
126	PCB佈線和佈局	安裝孔連接標準：可連接到電路公共地，或與其隔離。 1. 當金屬支架必須與金屬屏蔽裝置或底盤一起使用時，必須使用0Ω電阻來實現連接。 2. 確定安裝孔的尺寸，以確保金屬或塑膠支架的可靠安裝。在安裝孔的頂層和底層使用大焊盤。底部焊盤不要使用阻焊劑，並確保底部焊盤在波峰焊接過程中不會被焊死。
127	PCB佈線和佈局	禁止保護訊號線與未保護訊號線平行佈線。
128	PCB佈線和佈局	重設、中斷、控制訊號線的佈線規則：1、使用高頻濾波；2、遠離輸入、輸出電路；3、遠離電路板邊緣。
129	PCB佈線和佈局	機殼內的電路板沒有安裝在開口位置或內部接縫處。
130	PCB佈線和佈局	對靜電最敏感的電路板放在中間，人體不容易接觸到的地方；對靜電敏感的裝置放在電路板的中間，人體不容易接觸到的地方。
131	PCB佈線和佈局	兩個金屬塊之間的綁定標準：1. 實心膠帶優於編織膠帶；2. 綁定區域不能潮濕或積水；3. 使用多根導體連接機箱內所有電路板的接地平面或接地網格；4. 確保綁定點和墊片的寬度大於 5mm。
132	電路設計	訊號濾波器支路耦合：對於每個類比放大器的電源，必須在最靠近電路的連接點與放大器之間添加去耦電容。對於數位積體電路，則成組會添加去耦電容。在電動機和發電機的電刷上安裝電容旁路，在每個繞組支路上串聯RC濾波器，並在電源入口處添加低通濾波以抑制干擾。濾波器應盡可能靠近被濾波設備安裝，並使用短的屏蔽引線作為耦合介質。所有濾波器都必須屏蔽，輸入引線和輸出引線應隔離。
133	電路設計	每個功能板應明確電源的電壓波動範圍、漣波、雜訊、負載調整率等要求，二次電源傳輸後到達功能板時應符合上述要求。
134	電路設計	具有輻射源特性的電路應安裝在金屬屏蔽內，以最大限度地減少瞬態幹擾。
135	電路設計	在電纜入口處增加保護裝置
136	電路設計	每個IC電源接腳需加上旁路電容（一般為104）及平滑電容（10uF~100uF）對地，大面積IC各角的電源接腳也需加旁路電容及平滑電容。
137	電路設計	濾波器選擇的阻抗不匹配標準：對於低阻抗雜訊源，濾波器需要是高阻抗（大串聯電感）；對於高阻抗雜訊源，濾波器需要是低阻抗（大並聯電容）
138	電路設計	電容器外殼、輔助引線端子、正負極、電路板必須完全隔離
139	電路設計	濾波器接頭必須良好接地，金屬外殼濾波器採用面接地。
140	電路設計	濾波器連接器的所有接腳都必須經過過濾波
141	電路設計	在數位電路的電磁相容設計中，應考慮由數位脈衝的上升沿和下降沿決定的頻寬，而不是數位脈衝的重複頻率。方波數位訊號印刷電路板的設計頻寬設為1/πtr，通常考慮此頻寬的十倍。
142	電路設計	使用RS觸發器作為設備控制按鈕和設備電子電路之間的緩衝器
143	電路設計	降低敏感線路的輸入阻抗可有效減少引入乾擾的可能性。
144	電路設計	LC濾波器在低輸出阻抗電源和高阻抗數位電路之間，需要一個LC濾波器來確保迴路的阻抗匹配
145	電路設計	LC濾波器在低輸出阻抗電源和高阻抗數位電路之間，需要一個LC濾波器來確保迴路的阻抗匹配
145	電路設計	電壓校準電路：輸入輸出端需加去耦電容（如0.1μF），旁路電容選擇值依10μF/A標準。
146	電路設計	訊號終端：高頻電路源端與目標端之間的阻抗匹配至關重要。錯誤的匹配會導致訊號回饋和阻尼振盪。過高的射頻能量會導致電磁幹擾 (EMI) 問題。此時，需要考慮使用訊號終端。訊號終端有以下類型：串聯/來源端接、並聯端接、 RC 端接、戴維南端接和二極體端接。
147	電路設計	MCU電路： I/O 接腳：未使用的 I/O 接腳應連接至高阻抗，以降低供電電流。並避免懸空。 IRQ 接腳：應採取措施防止 IRQ 腳位上的靜電放電。例如，使用雙向二極體、瞬態吸收器或金屬氧化物壓敏電阻。復位引腳：復位引腳應具有延時功能。以防止 MCU 在上電初期就重設。振盪器：在滿足要求的條件下，MCU使用的時脈振盪頻率越低越好。將時脈電路、校準電路和去耦電路放置在靠近MCU的位置
148	電路設計	對於輸出點少於10點的小規模積體電路，當工作頻率≤50MHZ時，至少應接一個0.1uf的濾波電容，當工作頻率≥50MHZ時，每個電源接腳加裝一個0.1uf的濾波電容；
149	電路設計	對於中、大規模積體電路，每個電源接腳都配備一個0.1uf的濾波電容。對於電源引腳冗餘度較大的電路，也可以根據輸出引腳數計算電容數量，每0.1個輸出配備一個5uf的濾波電容。
150	電路設計	對於沒有主動元件的區域，每0.1cm6至少連接一個2uf的濾波電容
151	電路設計	對於超高頻電路，每個電源引腳都配有一個1000pf的濾波電容。對於電源引腳冗餘度較大的電路，也可以根據輸出引腳數計算匹配電容的數量，每1000個輸出配備一個5pf的濾波電容
152	電路設計	高頻電容應盡量靠近IC電路的電源接腳。
153	電路設計	每0.1個高頻濾波電容至少接一個5uf濾波電容；
154	電路設計	每47個5uf至少接兩個10uf低頻濾波電容；
155	電路設計	每220cm470內至少應接入一個100uf或2uf低頻濾波電容；
156	電路設計	每個模組電源出線周圍應至少配置兩個220uf或470uf的電容，如果空間允許，應適當增加電容數量；
157	電路設計	脈衝與變壓器隔離準則：脈衝網路與變壓器必須隔離。變壓器只能連接到去耦脈衝網絡，且連接線盡可能短。
158	電路設計	在開關和閉合器分合過程中，為了防止電弧幹擾，可以連接簡單的RC網絡和電感網絡，並在這些電路中添加高電阻、整流器或負載電阻。如果這些方法無效，可以屏蔽輸入和輸出引線。此外，也可以在這些電路中連接通孔電容器。
159	電路設計	必須根據高頻等效電路圖來分析去耦電容和濾波電容的作用。
160	電路設計	各功能板電源引入處應採用適當的濾波電路，盡可能濾除差模雜訊及共模雜訊。雜訊洩放地應與工作地，特別是訊號地分開，可考慮設定保護地；在積體電路電源輸入端佈置去耦電容，提高抗干擾能力。
161	電路設計	明確每塊闆卡的最高工作頻率，對工作頻率在160MHz（或200MHz）以上的裝置或元件採取必要的屏蔽措施，降低其輻射干擾水平，提高其抗輻射干擾能力
162	電路設計	如果可能的話，在控制線入口處（印刷板上）加上RC去耦，消除傳輸過程中可能出現的干擾因素。
163	電路設計	使用 RS 觸發器作為按鈕和電子電路之間的緩衝器
164	電路設計	次級整流電路採用快速恢復二極體或與二極體並聯聚酯薄膜電容器
165	電路設計	“調整”電晶體開關波形
166	電路設計	降低敏感線路的輸入阻抗
167	電路設計	如果可能的話，在敏感電路中盡量採用平衡線作為輸入，利用平衡線固有的共模抑制能力來克服幹擾源對敏感線路的干擾
168	電路設計	直接接地負載是不合適的
169	電路設計	注意，應在IC附近的電源和接地之間添加旁路去耦電容（通常為104）。
170	電路設計	如果可能的話，使用平衡線作為敏感電路的輸入，並且平衡線不接地
171	電路設計	在繼電器線圈上加續流二極體，可以消除線圈斷開時產生的反電動勢幹擾。單獨加續流二極體會延遲繼電器的斷開時間。加穩壓二極體後，繼電器單位時間內可吸合的次數較多。
172	電路設計	在繼電器接點兩端接有火花抑制電路（通常為RC串聯電路，電阻一般選取幾K到幾十K，電容選取0.01uF起），以減少電火花的影響。
173	電路設計	給馬達添加濾波電路，並確保電容和電感的引線盡可能短
174	電路設計	電路板上每個IC都應並聯0.01μF~0.1μF的高頻電容，以減少IC對電源的影響。注意高頻電容的佈線，連線應靠近電源端，且盡可能粗而短，否則相當於增加了電容的等效串聯電阻，影響濾波效果。
175	電路設計	在晶閘管兩端接有RC抑制電路，減少閘流管產生的雜訊（此雜訊嚴重時可能會擊穿閘流管）
176	電路設計	許多單晶片對電源雜訊非常敏感，需要在單晶片電源上加濾波電路或是穩壓電路，以降低電源雜訊對單晶片的干擾。例如，可以利用磁珠和電容組成π型濾波電路。當然，在條件不高的情況下，也可以用100Ω電阻代替磁珠。
177	電路設計	如果單晶片的I/O連接埠用於控制馬達等雜訊設備，則應在I/O連接埠與雜訊源之間添加隔離（增加π型濾波電路）。如果單晶片的I/O連接埠用於控制馬達等雜訊設備，則應在I/O連接埠與雜訊源之間添加隔離（增加π型濾波電路）。
178	電路設計	在單晶片I/O口、電源線、電路板連接線等關鍵地方使用磁珠、磁環、電源濾波器、屏蔽罩等抗干擾元件，可以明顯提高電路的抗干擾性能
179	電路設計	對於單晶片的空閒I/O口，不要懸空，而是接地或接電源。其他IC的空閒端在不改變系統邏輯的情況下，接地或接電源。
180	電路設計	對於微控制器，例如：IMP809、IMP706、IMP813、X25043、X25045等，採用電源監控和看門狗電路，可以大幅提高整個電路的抗干擾性能。
181	電路設計	在速度滿足要求的前提下，盡量減少單晶片的晶振，選擇低速數位電路
182	電路設計	如果可能的話，在PCB板介面處添加RC低通濾波器或EMI抑制元件（如磁珠、訊號濾波器等），以消除連接線的干擾；但請注意不要影響有用訊號的傳輸
183	電路設計	連接時脈輸出時，請勿使用直接串列連接到多個組件（稱為菊花鏈連接）；而是透過緩衝器直接向多個其他組件提供時脈訊號
184	電路設計	將薄膜鍵盤邊框延伸至金屬線外 12 毫米，或使用塑膠切口增加路徑長度。
185	電路設計	靠近連接器，使用 LC 或磁珠電容濾波器將連接器上的訊號連接到連接器的底盤接地。
186	電路設計	在機箱接地與電路公共地之間添加磁珠。
187	電路設計	電子設備內部的電源分佈系統是ESD電弧感應耦合的主要對象。電源分佈系統的防ESD措施有：1.將電源線和相應的迴路線緊密絞合在一起；2.在每條電源線進入電子設備處放置磁珠；3.在電子設備每個電源引腳與機殼地之間放置瞬態電流抑制器、金屬氧化物壓敏電阻（MOV）或1kV高頻和電容；4.
188	電路設計	在接收端串聯電阻和磁珠。對於容易受到ESD影響的電纜驅動器，也可以在驅動端串聯電阻或磁珠。
189	電路設計	在接收端放置瞬變保護器。 1 使用短而粗的電線（小於寬度的5倍，最好小於寬度的3倍）連接到機殼接地。 2 從連接器引出的訊號線和接地線應直接連接到瞬變保護器，然後再連接到電路的其他部分。
190	電路設計	將濾波電容放置在連接器或接收電路 25 毫米（1.0 吋）範圍內。 1 使用短而粗的電線連接到機殼接地或接收電路接地（小於寬度的 5 倍，最好小於寬度的 3 倍）。 2 訊號線和接地線應先連接到電容，然後再連接到接收電路。
191	套管	金屬機箱最大開口直徑≤λ/20，λ為機內外部最高頻率電磁波的波長；非金屬機箱在電磁相容設計上視為無防護。
192	個案	屏蔽層接縫數量最少；在屏蔽層的接縫處，採用多點彈簧壓接方式，電氣連續性良好；通風孔D<3mm，此孔徑可有效防止較大的電磁洩漏或進入；屏蔽層開口（如通風孔）用細銅網或其他適當的導電材料堵塞；如果需要經常拆除孔的金屬網，可以用螺絲或孔螺線保持在連接處的緊距螺栓線
193	個案	f>1MHz時，任何0.5mm厚度的金屬板屏蔽都會使場強降低99%；f>10MHz時，0.1mm的銅屏蔽會使場強降低99%以上；f>100MHz時，絕緣體表面的銅層或銀層就是良好的屏蔽。但要注意的是，對於塑膠外殼，內部噴塗金屬塗層時，由於國內噴塗製程不達標，塗層顆粒間的連續導電效果不佳，導電阻抗較大，噴塗失敗帶來的負面影響應引起重視。
194	個案	整機接地未塗上絕緣漆，需確保與接地金屬接觸可靠，避免單純依靠螺紋接地的錯誤做法
195	個案	建立完善的屏蔽結構，採用接地的金屬屏蔽殼，可將放電電流釋放到地面
196	個案	建立耐壓20kV的抗ESD環境，增加距離保護的措施是有效的。
197	個案	任何使用者操作者可觸及的點，包括接縫、通風口和安裝孔，以及可觸及的非接地金屬，例如緊固件、開關、控制桿和指示器，且電子設備與以下部件之間的路徑長度大於 20 毫米：
198	個案	使用聚酯薄膜膠帶覆蓋底盤內部的接縫和安裝孔。這可以延伸接縫/過孔的邊緣，並增加路徑長度。
199	個案	使用金屬蓋或屏蔽塑膠防塵罩蓋住未使用或很少使用的連接器。
200	個案	使用塑膠軸的開關和操縱桿，或在其上安裝塑膠手柄/蓋，以增加行程長度。避免使用金屬固定螺絲的手柄。
201	個案	將 LED 和其他指示燈安裝在設備的孔中，並用膠帶或蓋子覆蓋以延長孔的邊緣或使用導管增加路徑長度。
202	個案	將散熱器放置在底盤接縫、通風口或安裝孔附近的金屬部件的邊緣和角落弄圓。
203	個案	在塑膠外殼中，靠近電子設備或未接地的金屬緊固件不應從外殼中突出。
204	個案	使用高腳將設備遠離桌子或地板，可以解決桌子/地板或水平耦合表面的間接 ESD 耦合問題。
205	個案	在薄膜鍵盤電路層周圍塗抹黏合劑或密封劑。
206	個案	機殼接縫和邊緣保護指南：接縫和邊緣至關重要。在機殼主體接縫處，應使用高壓矽膠或墊片，以實現密封、防靜電、防水和防塵。
207	機殼	不接地底盤的擊穿電壓至少應為20kV（規則A1至A9）；對於接地底盤，電子設備的擊穿電壓必須至少為1500V，以防止二次電弧，且路徑長度必須大於或等於2.2mm。
208	擴展模組	外殼由以下屏蔽材料製成：金屬片；聚酯薄膜/銅或聚酯薄膜/鋁層壓板；帶焊接接頭的熱成型金屬網；熱成型金屬化纖維墊（無紡布）或織物（編織）；銀、銅或鎳塗層；鋅電弧噴塗；真空金屬化；化學鍍；添加到塑膠中的導電填充材料；
209	擴展模組	屏蔽材料防電化學腐蝕標準：相互接觸部件之間的電位（EMF）<0.75V。如果在鹽分和潮濕環境中，相互接觸部件之間的電位必須<0.25V。陽極（正極）部分的尺寸應大於陰極（負極）部分的尺寸。
210	個案	使用間隙寬度5倍以上的屏蔽材料在接縫處重疊。
211	個案	屏蔽層和接線盒之間以 20 毫米（0.8 英吋）的間隔透過焊接、緊固件等方式進行電氣連接。
212	個案	用墊片填滿間隙，消除槽口並在間隙之間提供導電路徑。
213	個案	避免屏蔽材料出現直角和過大的彎曲。
214	個案	孔徑≤20mm，槽長≤20mm。在相同開口面積條件下，優選開孔，不優選開槽。
215	個案	如果可能的話，請使用幾個小開口而不是一個大開口，並且它們之間盡可能留出空間。
216	個案	對於接地設備，將屏蔽層連接到連接器進入的底盤接地；對於不接地（雙隔離）設備，將屏蔽層連接到開關附近的電路公共接地。
217	機殼	將電纜入口點盡可能靠近面板的中心，而不是靠近邊緣或角落。
218	機殼	將屏蔽層中的插槽與 ESD 電流流動方向平行對齊，而不是垂直對齊。
219	個案	在安裝孔處使用帶有金屬支架的金屬板來提供額外的接地點，或使用塑膠支架進行絕緣和隔離。
220	個案	在塑膠底盤上的控制面板和鍵盤位置安裝局部屏蔽裝置，以防止 ESD：
221	個案	電源連接器的位置及引出外部的連接器應連接到機殼接地或電路公共地。
222	擴展模組	在塑膠中使用聚酯薄膜/銅或聚酯薄膜/鋁層壓板，或使用導電塗層或導電填料。
223	擴展模組	在鋁上使用薄導電鉻酸鹽或鉻酸鹽塗層，但不要使用陽極氧化。
224	個案	在塑膠中使用導電填充材料。注意，鑄件表面通常含有樹脂，難以實現低電阻連接。
225	個案	在鋼上使用薄導電鉻酸鹽塗層。
226	機殼	使乾淨的金屬表面直接接觸，而不是依靠螺絲來連接金屬部件。
227	機殼	將顯示器連接到底盤屏蔽層，沿著整個外圍使用屏蔽塗層（氧化銦錫、氧化銦、氧化錫等）。
228	個案	在操作員經常觸碰的位置（例如鍵盤上的空白鍵）提供防靜電（弱導電）接地路徑。
229	個案	確保操作員難以在金屬板的邊緣或角落產生電弧。這些點的電弧放電比金屬板中心的電弧放電會造成更大的間接 ESD 效應。
230	其他	顯示窗屏蔽保護準則：1安裝屏蔽保護窗；2外部電路部分通過濾波裝置與機內電路連接。
231	其他	關鍵窗戶保護標準：
232	裝置選用	電容器應採用引線電感較小的貼片電容器。
233	裝置選用	穩定電源旁路電容，選擇電解電容
234	裝置選用	交流耦合及電荷儲存電容器選用聚四氟乙烯電容器或其他聚酯(聚丙烯、聚苯乙烯等)電容器。
235	裝置選用	用於高頻電路去耦的獨石陶瓷電容器
236	裝置選用	電容器的選擇標準為：盡可能低 ESR 電容器；電容器的諧振頻率值盡可能高；
237	設備選擇	在下列情況下應避免使用鋁電解電容器： a.高溫（溫度超過最高工作溫度） b.過電流（電流超過額定漣波電流）。當漣波電流超過額定值時，電容器本體會過熱，容量下降，壽命縮短。 c.過電壓(電壓超過額定電壓)。當施加在電容器上的電壓高於額定工作電壓時，電容器的漏電流將會增大，其電氣性能將在短時間內惡化，直到損壞。 d. 施加反向電壓或交流電壓。當電流型鋁電解電容器以反極性連接到電路時，電容器將導致電子電路短路，由此產生的電流將導致電容器損壞。如果電路中存在向負極施加正電壓的可能性，請選擇無極性產品。 e.在重複快速充放電的電路中使用時，傳統電容器在快速充電時，可能會因容量下降、溫度急劇上升等原因而縮短其使用壽命。
238	裝置選用	濾波連接器僅在屏蔽底盤上才需要
239	裝置選用	在選擇濾波連接器時，除了考慮選擇普通連接器時要考慮的因素外，還應考慮濾波器的截止頻率。當連接器各芯線上傳輸的訊號頻率不同時，應以頻率最高的訊號為基準來決定截止頻率。
240	裝置選用	建議盡可能採用表面貼裝封裝
241	裝置選用	電阻選擇首選碳膜，其次是金屬膜。當因功率原因需要繞線時，必須考慮其電感效應
242	裝置選用	選擇電容器時，應注意鋁電解電容器和鉭電解電容器適用於低頻終端；陶瓷電容器適用於中頻範圍（從KHz到MHz）；陶瓷和雲母電容器適用於甚高頻和微波電路；盡量使用低ESR（等效串聯電阻）電容器
243	設備選擇	旁通電容應為電解電容，容量為10-470PF，主要取決於PCB板上的瞬態電流需求
244	設備選擇	去耦電容應為陶瓷電容，其電容值為旁路電容的 1/100 或 1/1000。具體數值取決於最快訊號的上升時間和下降時間。例如，10MHz 時為 100nF，4.7MHz 時為 100-33nF，ESR 值小於 1 歐姆。 50MHz以上去耦選用NPO（鈦酸鍶介質），低頻去耦選用Z5U（鈦酸鋇）。並聯去耦最好選擇相差兩個數量級的電容
245	裝置選用	選擇電感時，閉環電感優於開環電感；開環電感時，繞線型優於棒狀電感或螺線管電感。低頻時選擇鐵磁芯，高頻時選擇鐵氧體芯。
246	裝置選用	鐵氧體磁珠，高頻衰減10dB
247	裝置選用	鐵氧體夾具MHz頻率範圍共模（CM），差模（DM）衰減高達10-20dB
248	裝置選用	二極體選擇：肖特基二極體：用於快速瞬態訊號和尖峰保護；齊納二極體：用於 ESD（靜電放電）保護；過電壓保護；低電容高資料速率訊號保護瞬態電壓抑制二極體（TVS）：ESD激勵瞬態高壓防護，瞬態尖峰脈衝削減變阻二極體：ESD保護；高壓、高瞬變保護
249	設備選擇	積體電路： CMOS元件的選型，特別是高速元件，有動態功率的需求，需要採取去耦措施來滿足其瞬時功率的需求。在高頻環境下，接腳會形成約1nH/1mm的電感，接腳末端反向也會有較小的電容效應，約4pF。表貼裝置有利於EMI性能，寄生電感和電容值分別為0.5nH和0.5pF。徑向銷優於軸向平行銷； TTL與CMOS混合電路由於開關保持時間不同，會產生時脈、有用訊號和電源的諧波，因此最好選擇同一系列的邏輯電路。未使用的CMOS元件接腳應透過串聯電阻連接到接地或電源。
250	裝置選用	濾波器的額定電流值為實際工作電流值的1.5倍。
251	裝置選用	電源濾波器的選擇：根據理論計算或試驗結果，電源濾波器應達到的插入損耗值為IL，實際選擇時，應選擇插入損耗為IL+20dB的電源濾波器。
252	裝置選用	在實際產品中，交流濾波器和支流濾波器不能互換使用。在臨時原型中，可以使用交流濾波器暫時取代直流濾波器；但是，直流濾波器不得在交流場合使用。直流濾波器對地電容的濾波截止頻率較低，交流電流會在其上產生較大的損耗。
253	裝置選用	避免使用靜電敏感元件。所選裝置的靜電敏感度一般不低於2000V。否則，應認真考慮並設計防靜電措施。結構上，應實現良好的接地，並採取必要的絕緣或屏蔽措施，以提高整機的防靜電能力。
254	裝置選用	對於屏蔽雙絞線來說，訊號電流在兩根內導體上流動，噪音電流在屏蔽層中流動，這樣就消除了公共阻抗的耦合，任何干擾都會同時在兩根導體上被感知到，導致噪音相互抵消。
255	裝置選用	非屏蔽雙絞線電纜抗靜電耦合能力較差，但仍具有較好的防止磁場感應的效果。非屏蔽雙絞線電纜的屏蔽效果與導線單位長度內的絞合次數成正比。
256	裝置選用	同軸電纜具有更均勻的特性阻抗和更低的損耗，這使得它從DC到VHF都具有更好的特性。
257	裝置選用	不要使用高速邏輯電路，除非可以避免
258	裝置選用	選擇邏輯元件時，盡量選擇上升時間大於5ns的裝置，不要選擇比電路所需時序更快的邏輯元件
259	系統	當多台設備連接成電氣系統時，為了消除地環路電源帶來的干擾，採用隔離變壓器、中和變壓器、光電耦合器及差分放大器共模輸入隔離。
260	系統	辨識幹擾設備及乾擾電路：在啟動停止或運轉狀態下，電壓變化率dV/dt、電流變化率di/dt較大的設備或電路為乾擾設備或乾擾電路。
261	系統	在薄膜鍵盤電路和與其相對的相鄰電路之間放置接地導電層。
262	電纜和連接器	PCB佈線和佈局隔離標準：強弱電隔離、大小電壓隔離、高低頻隔離、輸入輸出隔離、數位類比隔離、輸入輸出隔離，邊界標準相差一個數量級。隔離方式包括：屏蔽、一個或全部獨立屏蔽、空間隔離、地隔離。
263	電纜和連接器	非屏蔽帶狀電纜。最佳佈線方法是交替使用訊號線和接地線。較差的方法是使用一條接地線、兩條訊號線，然後是一條接地線，依此類推，或使用專用接地板
264	電纜和連接器	訊號電纜屏蔽指導原則：1.傳輸強烈幹擾訊號時，應使用雙絞線或專用外屏蔽雙絞線。 2.直流電源線應使用屏蔽線；3.交流電源線應使用雙絞線；4.所有進入屏蔽區的訊號線/電源線都必須經過過濾波。 5.所有屏蔽線（護套）的兩端都應與大地良好接觸。只要不產生有害的接地迴路，所有電纜屏蔽層都應兩端接地。對於很長的電纜，中間還應有一個接地點。 6.在敏感的低電平電路中，為消除接地線迴路中可能產生的干擾，每個電路都應有自己隔離的屏蔽接地線。
265	電纜和連接器	屏蔽線靠近金屬底板原則：所有屏蔽電纜都應靠近金屬板放置，以防止磁場穿過金屬底板與屏蔽線護套形成的環路
266	電纜和連接器	印刷電路插頭也應配備更多零電壓線作為線路隔離
267	電纜和連接器	減少干擾和敏感電路環路面積的最佳方法是使用雙絞線和屏蔽線
268	電纜和連接器	雙絞線在 100KHz 以下非常有效，但由於特性阻抗不均勻以及由此產生的波形反射，在高頻下受到限制

主要目的是防止不同工作頻率的模組之間相互幹擾，並儘可能縮短高頻部分的佈線長度。對於混合電路，還有一種方法是將類比電路和數位電路佈置在印刷板的兩側，使用不同的層進行佈線，並在中間使用地層進行隔離。

PCB佈局審查清單

PCB 佈局檢查清單的 14 項要點

前 14 分 PCB佈局清單

200+ 最佳 PCB 佈局檢討清單

發表評論取消回复

中國廣東省深圳市南山區南苑工業園區

PCB 佈局檢查清單的 14 項要點

前 14 分 PCB佈局 清單

200+ 最佳 PCB 佈局檢討清單

發表評論 取消回复

相關文章

前 14 分 PCB佈局清單

發表評論取消回复