電源完整性模擬分析在確保可靠的 PCB 設計中發揮著至關重要的作用。它可以幫助您分析和優化電源傳輸網路 (PDN)，從而在整個電路中保持穩定的電壓和電流水平。高速 PCB 需要精確的 PDN 阻抗設計，以防止漣波和雜訊影響效能。儘早解決電源完整性問題可以讓您預測行為並有效率地進行實驗，與建立多個原型相比，可以節省成本。
忽視電源完整性可能會導致嚴重後果。電壓降可能導致組件故障，而接地反彈則可能幹擾敏感電路。電源平面設計不良或電容放置不當通常會導致電壓波動，從而降低訊號完整性和設備可靠性。
關鍵要點
在 PCB 設計中保持電壓穩定以獲得更好的性能。
建立良好的電力傳輸系統 提供適當的電壓和電流。
控制噪音以阻止電路問題並保持訊號清晰。
儘早解決電源問題 以提高性能並節省金錢。
使用智慧工具，例如放置電容器，來改善電力流動。
PCB設計中常見的電源完整性問題
直流電源完整性挑戰
電壓降和IR降問題
電壓降和IR降 是直流電源完整性中最常見的挑戰之一。當配電網路中的電阻導致電壓水平降低，從而導致運行故障時，就會發生這種情況。大電流電路板經常會出現明顯的電壓下降，這會產生過熱，並可能導致設備過早故障。為了緩解這些問題，您可以使用更大的過孔，將組件放置在更靠近電源的位置，或採用遠端感測技術。合理的配電網路設計可確保穩定的電壓水平，並最大限度地降低這些風險。
電流密度和熱管理問題
管理電流密度和熱性能對於維持PCB電源完整性至關重要。高電流密度會產生熱點，這可能導致PCB產生機械應力並可能出現裂縫。由於材料特性的變化，溫度升高也會降低元件效率並增加訊號損耗。為了解決這些問題，您應該使用更粗的走線，策略性地佈置散熱孔，並確保大電流裝置的適當間距。這些步驟有助於有效散熱並改善設計的瞬態響應。
交流電源完整性挑戰
電力傳輸網路中的噪音和紋波
雜訊和電源漣波是交流電源完整性面臨的重大挑戰。複雜積體電路的快速開關和供電路徑中的高電感會導致雜訊電壓升高。這些波動會幹擾敏感電路並降低訊號完整性。使用去耦電容並最小化寄生電感是降低雜訊和漣波的有效策略。
高頻阻抗和共振問題
高頻阻抗和諧振會破壞電力傳輸系統的穩定性。諧振通常會導致電源軌紋波過大，進而影響設計的瞬態響應。為了緩解這些問題，您應該追求平坦的阻抗設計並確保適當的阻抗匹配。這些做法可以增強交流電源完整性，並提高整體系統穩定性。
電源完整性問題的影響
訊號完整性下降
電源完整性問題直接影響訊號完整性。電壓降和接地反彈可能導致組件故障或行為異常。電源線和訊號線之間的雜訊耦合會進一步降低訊號質量，尤其是在高頻設計中。確保穩固的電源層和正確的電容放置位置有助於維持穩定的電源傳輸並防止這些問題的發生。
設備性能和可靠性降低
電源完整性分析不足會導致設備效能和可靠性下降。不均勻的功率分佈和噪音水平升高會導致系統中斷，並可能造成組件損壞。儘早解決電源完整性問題，可以提高 PCB 設計的效能和使用壽命。
電源完整性模擬分析的關鍵元件
電源完整性仿真工具
SPICE和其他模擬軟體
像 SPICE 這樣的模擬工具對於評估 PCB 設計中的電源完整性至關重要。它們可讓您在時域和頻域中模擬電源傳輸網路 (PDN) 的行為。 SPICE 可以幫助您確定電阻、電感和電容（RLC 元件）的目標值，同時識別電源軌漣波或地彈等潛在問題。 Ansys 2D Extractor 和 HFSS 等先進工具可提供高精度，誤差幅度低至 0.3%。 HFSS 在 3D 全波模擬方面表現出色，使其成為訊號和電源完整性分析的理想選擇。 Ansys 2D Extractor 平衡了精度和計算時間，確保了高效的模擬。
用於驗證和分析的測量工具
仿真完成後，您需要精密的測量工具來驗證您的設計。像 Keysight N7020A 電源探頭這樣的工具可以幫助您評估環境因素並偵測雜訊源。 D9110PWRA 等軟體可以測量電源抑制比 (PSRR) 並分析電源漣波。這些工具可以為電源完整性測量提供關鍵的洞察，確保您的設計符合效能要求。
電源完整性分析方法
電壓和電流分佈的直流分析
直流電源完整性分析著重於導體間的電壓降和電阻損耗。它評估電源如何根據電流需求到達電路模組。例如，在直流模擬中，旁路電容被視為開路，電感器則被忽略。此方法可協助您識別高電阻區域並優化電源分配。
用於阻抗和噪音評估的交流分析
交流電源完整性分析可檢查 PDN 中的阻抗和雜訊。它可以預測瞬態響應引起的功率波動，並評估阻抗譜。此方法可協助您解決電源軌漣波和諧振等可能幹擾敏感電路的問題。透過模擬去耦電容和走線長度，您可以優化設計，以獲得更佳性能。
評估電源完整性的指標
PDN阻抗及其頻率響應
PDN 阻抗是電源完整性分析的關鍵指標。您可以透過觀察瞬態響應在時域中評估它，也可以透過檢查阻抗譜在頻域中評估它。較高的 PDN 阻抗會導致電壓波動和 EMI 增加，從而降低電源軌完整性。
電壓漣波及分佈分析
電壓漣波會影響供電網路的穩定性。您可以使用 D9110PWRA 等工具進行分析，這些工具可以測量 PSRR 並識別噪音源。根據 ESR 和 ESL 特性選擇合適的電容，可以最大限度地減少漣波並確保穩定的供電。
電流密度和熱點識別
高電流密度會產生熱點，從而損壞組件並降低效率。您可以使用模擬工具識別這些熱點，並最佳化走線寬度或散熱孔。這可以改善熱管理並提高設計的可靠性。
電源完整性模擬的實用步驟
原理圖級電源完整性仿真
確定電力傳輸要求
原理圖級電源完整性模擬的第一步是定義 電力傳輸要求 為您的 PCB 設計。您需要確定每個組件的電壓和電流需求，並確保電源分配網路 (PDN) 能夠滿足這些需求。此步驟可協助您避免可能破壞設計的電源完整性問題，例如電壓下降或電源軌漣波。
類比電壓和電流路徑
確定需求後，使用 SPICE 等工具模擬電壓和電流路徑。首先對 PCB 佈局進行建模，包括去耦電容陣列、過孔寄生電感和平面電容。使用瞬態分析來估算疊加在目標直流電壓上的雜訊位準。這些模擬可以提供有關潛在直流電源完整性問題的寶貴見解，並幫助您在進入佈局階段之前完善設計。
佈局級電源完整性分析
分析 PCB 佈局中的 PDN 阻抗
在佈局層面，分析PDN阻抗對於確保穩定的供電至關重要。高速電路板需要精確的PDN阻抗設計，以防止訊號切換過程中產生漣波和雜訊。此分析可以從直流和交流兩個角度識別操作問題，從而確保可靠的性能。解決走線電阻和電源層不足等問題，可以最大限度地減少壓降並增強電源完整性。
優化走線寬度和過孔佈局
優化走線寬度和過孔佈局對於控制電流密度和熱性能至關重要。更寬的走線可以降低電阻和壓降，而更大的過孔可以更有效地分配電流。您也可以使用多層來增加走線寬度，並實施散熱圖案來控制熱量。這些策略可以同時改善 PCB 設計的電源完整性和訊號完整性。
電源完整性模擬中的驗證與迭代
將模擬結果與實際測量結果進行比較
驗證包括將仿真結果與實際測量結果進行比較，以確保準確性。使用先進的模擬工具將波形與合規性測試結果進行配對。將 PDN 的電磁模型與電源狀態空間平均模型結合，通常可以獲得與實際性能高度一致的結果。此步驟可以增強您對設計的信心，並突出需要改進的地方。
根據調查結果改進設計
驗證後，請完善您的設計以解決任何差異。重點優化 PDN 設計、去耦電容佈局和接地技術。根據分析結果進行迭代調整，確保您的 PCB 符合電源完整性簽核要求。此過程可提升最終設計的可靠性和效能。
電源完整性分析的最佳實踐
有效去耦電容的放置
選擇合適的電容值
選擇合適的去耦電容值對於維持穩定的電源傳輸至關重要。請遵循以下步驟以確保 有效安置:
為電路板上的每個主動元件分配至少一個局部去耦電容器。
對每個電壓分配使用大容量去耦電容器，並將它們放置在電壓入口點附近。
透過在主動元件的電壓和接地引腳之間直接連接局部電容器來最小化環路面積。
對於間距較小的電源層，請選擇標稱電容值盡可能大的電容器。避免將走線連接到電容器焊盤上。
對於間距較大的電源層，電容器應盡可能靠近主動元件的電源或接地引腳放置。
這些做法減少了 電源完整性問題 如電壓漣波並確保一致的性能。
透過策略佈局最小化環路電感
降低環路電感對於改善電源完整性至關重要。將去耦電容放置在靠近主動元件引腳的位置。確保連接到最遠平面的電容接腳最靠近裝置引腳。這種佈局可以最大限度地降低電感並增強瞬態響應，從而獲得更好的分析結果。
電源完整性的協同設計方法
整合電源和訊號完整性分析
結合電源和訊號完整性分析可以提高設計效率並降低成本。這種整合使您能夠同時解決電源完整性問題和訊號衰減問題。它還能確保您的設計滿足效能要求，而無需不必要的迭代。
鼓勵跨職能合作
協作設計方法需要多名團隊成員的共同參與，例如電氣工程師和佈局設計師。這種團隊合作可以提高資源利用率，並在關鍵設計點提供更優的分析結果。基於團隊的方法可確保全面的電源完整性模擬分析流程，進而提升整體設計品質。
利用先進的工具和技術
使用 3D 場求解器進行詳細分析
3D 場求解器可對配電網路 (PDN) 中的複雜幾何結構進行精確建模。它們能夠深入了解阻抗特性和高頻行為，這對於穩定的電力傳輸至關重要。這些工具可協助您分析基於電路板位置和元件佈局的阻抗變化，從而有效解決電源完整性問題。
使用先進的設計軟體自動執行重複性任務
先進的設計軟體可自動執行重複性任務，節省時間和精力。 Cadence Allegro PowerTree 等工具可產生 PDN 視覺化效果，從而實現高效驗證。基於約束的設計方法簡化了元件實例化，減少了手動工作量。自動化增強了仿真設置，並確保了可靠的分析結果。
電源完整性模擬分析對於創建可靠的 PCB 設計至關重要。它們可以確保電壓穩定性、優化配電網路 (PDN) 並管理雜訊以保護敏感元件。
關鍵要點包括：
電壓穩定性確保最佳運作和可靠性。
PDN 為組件提供精確的電壓和電流。
雜訊管理可最大限度地減少敏感電路的干擾。
儘早解決電源完整性問題有助於提升 PCB 效能和使用壽命。早期設計考量，例如識別電壓降和噪音源，可以避免代價高昂的迭代，並確保高效運作。
首先關注電壓降，滿足約 3% 壓降的基本要求。然後再考慮旁路電容或埋置電容。 —— right Heard
探索先進的工具和技術，例如使用多個接地平面、增加走線寬度和優化去耦電容器放置，以進一步提高設計中的電源完整性。
常見問題
什麼是電源完整性仿真？它為什麼重要？
電源完整性模擬可協助您分析並最佳化 PCB 設計中的電源輸送網路 (PDN)。它可以確保穩定的電壓和電流水平， 防止電壓下降等問題、噪音和熱點。此過程可提高設備的可靠性和效能。
如何選擇正確的去耦電容器？
根據電容、等效串聯電阻 (ESR) 和等效串聯電感 (ESL) 選擇電容器。 將它們放置在靠近主動元件的位置 盡量減小環路電感。使用大容量電容來穩定電壓，使用小容量電容來抑制高頻雜訊。
電源完整性模擬工具可以預測實際效能嗎？
是的，SPICE 和 HFSS 等模擬工具能夠提供準確的預測。它們可以模擬設計中的壓力降、雜訊和阻抗。然而，使用實際測量結果來驗證結果可以確保您的 PCB 符合效能要求。
評估電源完整性的關鍵指標有哪些？
關鍵指標包括 PDN 阻抗、電壓漣波和電流密度。低 PDN 阻抗可確保穩定的電力傳輸。最小的電壓漣波可降低噪聲，而控制電流密度可防止熱點並提高可靠性。
如何降低電力傳輸網路中的噪音？
使用去耦電容抑制雜訊。將電容放置在靠近元件的位置，以最大程度地降低寄生電感。設計 PDN 的平坦阻抗曲線，以避免諧振並確保穩定的功率傳輸。
