1. 介紹
1.1 5G革命與PCB挑戰
5G無線技術的全球部署代表著自4G LTE問世以來電信基礎設施領域最重大的變革。它運行在兩個不同的頻段：6GHz以下頻段用於廣泛覆蓋，毫米波（mmWave）頻段（24至77GHz）用於超高速傳輸。
5G網路對高速資料傳輸提出了前所未有的印刷電路板（PCB）設計精度要求。與傳統PCB應用不同，5G系統必須處理訊號頻率，即使是微小的設計缺陷也可能導致效能的災難性下降。
根據產業分析，預計到2027年，全球5G基礎設施市場規模將超過47.7億美元，這將大大推動對高性能PCB解決方案的需求。這種成長為PCB設計人員帶來了機會和挑戰，他們必須掌握材料特性、層結構和射頻訊號行為之間錯綜複雜的關係。從4G到5G的過渡並非簡單的升級，它需要對PCB疊層架構進行根本性的重新思考。
圖 1 – 頻率頻譜圖，突顯了 6 GHz 以下頻段和毫米波頻段。
1.2 堆疊結構設計在 5G 性能中的關鍵作用
PCB疊層結構－銅層、介電材料和核心基板的精心排列－是5G訊號完整性的基礎。在毫米波頻率下，電磁能量的行為遵循著與習慣低頻應用的設計人員幾乎相反的原理。訊號波長縮小到毫米級，使得
在 1 GHz 時微不足道的過孔短截線和走線不連續性等特徵，在 28 GHz 時卻成為訊號反射和損耗的主要來源。
一個設計合理的 5G PCB 疊層結構必須同時滿足多個相互衝突的要求：可控阻抗以防止訊號反射，低插入損耗以保持訊號強度，有效的電磁幹擾 (EMI) 屏蔽以防止電路間串擾，以及強大的散熱管理以散發高功耗射頻放大器產生的熱量。疊層結構的配置直接影響所有這些參數，因此它是整個 5G PCB 設計過程中最關鍵的決策。
2. 了解 5G PCB 要求
2.1 5G 頻譜和訊號特性
6GHz 以下頻段：實現廣泛覆蓋的基礎
6GHz 以下頻段（涵蓋 600MHz 至 6GHz 的頻率）構成了 5G 的覆蓋骨幹網路。這些較低頻率提供了廣域網路部署所需的傳播特性，與毫米波相比，具有更強的建築物穿透能力和更遠的覆蓋範圍。從 PCB 設計的角度來看，6GHz 以下頻段的訊號帶來的挑戰適中，比 4G LTE 更具挑戰性，但比毫米波應用的要求要低。
毫米波頻段（24-77 GHz）：極高的精度需求 毫米波5G主要工作在24 GHz、28 GHz、39 GHz和77 GHz頻段，對PCB技術提出了極高的要求。在28 GHz頻段，典型的Rogers RO4350B層壓板（介電常數Dk = 3.48）的波長僅為5.7 mm。這意味著四分之一波長短截線（即關鍵諧振長度）的長度僅為1.4 mm。傳統的鍍通孔通常會留下2-3 mm的短截線，這些短截線會成為顯著的寄生諧振器，從而徹底破壞訊號完整性。
圖 2 – 詳細的波長比較，顯示物理尺寸
2.2 5G疊層結構的關鍵電氣參數
5G PCB的性能受多種電氣參數的影響，在疊層設計過程中，每個參數都需要仔細考慮。介電常數（Dk或εr）決定了訊號傳播速度和可控阻抗值。對於5G應用而言，Dk在頻率和溫度範圍內的穩定性至關重要。如果材料的Dk隨溫度變化超過5%，則會導致阻抗變化，產生反射並降低精密射頻電路中的訊號完整性。
損耗因子 (Df)，也稱為損耗角正切 (tan δ)，用於量化介電損耗。標準 FR-4 在 10 GHz 頻率下的 Df 值為 0.015-0.020，而像 Rogers RO3003 這樣的高性能材料在相同頻率下可達到 0.0010，性能提升了 15-20 倍。
對於 5G 應用而言，阻抗控制容差要求顯著提高。雖然 ±10% 的阻抗容差可能足以滿足許多應用的需求，但 5G 射頻電路通常需要 ±5% 或更嚴格的控制。
| 材料 | 電介質 常數（Dk） | 耗散因數 （Df） | 最佳應用 |
| FR-4 標準 | 4.2-4.5 @ 1GHz | 0.015-0.020 | 數位式，6 GHz 以下非關鍵性 |
| 羅傑斯RO4350B | 3.48 @ 10GHz | 0.0037 | 6GHz 以下射頻，經濟高效的毫米波 |
| 羅傑斯 RO3003 | 3.00 @ 10GHz | 0.0010 | 高性能毫米波基地台 |
| RT/duroid 5880 | 2.20 @ 10GHz | 0.0009 | 超低損耗 >20 GHz，相控陣 |
表 1：5G PCB 應用高頻層壓材料對比
2.3 物理和熱力要求
為了滿足現代射頻收發器、基頻處理器、電源管理電路及相關數位介面的密集佈線需求，5G PCB 通常需要 10-16 層銅箔。高密度互連 (HDI) 技術，例如直徑小至 0.1 毫米的微孔、盲孔和埋孔，以及任意層佈線，對於實現 5G 系統整合所需的元件密度，同時保持可控阻抗訊號路徑至關重要。
在5G設計中，散熱管理面臨巨大的挑戰。基地台應用中的功率放大器會消耗50-100瓦的功率，產生局部熱點，工作時溫度可達85-100°C。 PCB基板必須具有足夠的導熱係數（≥1.5 W/m·K），才能將熱量擴散到整個電路板區域，並將其傳遞到散熱器或散熱管理系統。耐高溫性能（以相對熱指數(RTI)≥150°C衡量）可確保材料在持續工作條件下的穩定性。
5G PCB的製造公差要求顯著提高。毫米波應用中銅層間的對準精度必須達到±75 μm（±3 mils）或更高，而傳統設計的對準精度為±150 μm。
3. 5G疊層結構的材料選擇
3.1 高頻層壓材料
Rogers Materials：射頻效能的業界標準
Rogers公司的高頻層壓板已成為5G PCB應用的實際標準，其精心設計的介電性能可在寬廣的頻率和溫度範圍內保持穩定。 RO4000系列，尤其是RO4350B，在射頻性能和可製造性之間實現了卓越的平衡。 RO4350B在10 GHz頻率下的介電常數為3.48 ±0.05，損耗因子為0.0037，可在標準FR-4加工製程下實現可預測的阻抗控制，無需特殊的過孔處理或修改鑽孔參數。
對於損耗要求極低的應用，RO3000 系列可提供卓越的效能。 RO3003 採用陶瓷填充的 PTFE 結構，其 Df 值低至 0.0010，Dk 值低至 3.00，且在 10 MHz 至 40 GHz 的頻率範圍內保持高度一致性。這種材料在基地台功率放大器設計以及其他插入損耗即使只有十分之一 dB 都會影響系統性能的應用中表現出色。但其缺點是材料成本較高（通常是 RO4350B 的 3-5 倍）且對製造流程的要求更高。
圖 3 – Rogers RO4350B 層壓板結構的橫截面視圖，圖中顯示了銅箔、樹脂體系和玻璃纖維增強材料。
3.2 FR-4 在 5G 應用中的局限性：了解其局限性
標準FR-4材料仍然適用於5G設計中的特定部分，特別是數位訊號處理部分、配電網路以及射頻性能要求較低的6GHz以下應用。像盛益、松下和ITEQ這樣的製造商生產的現代高品質FR-4材料，在使用合適的樹脂體系和玻璃纖維增強材料時，可以在5GHz頻率下實現0.012-0.015的Df值。
對於許多低於 6 GHz 的訊號路徑而言，這是可以接受的。
然而，FR-4 的限制在高頻下會更加明顯。此材料的介電常數 (Dk) 在工作溫度範圍（-40°C 至 +85°C）內通常會變化 ±10%，而高頻層壓板的 Dk 變化僅為 ±2%。這種變化會導致阻抗波動，進而造成高速數位介面中的反射誘發位元錯誤，並降低射頻系統的效能。此外，FR-4 的玻璃纖維增強層會在有效介電常數 (Dk) 上產生局部變化，即所謂的“纖維編織效應”，這對於與玻璃纖維圖案呈傾斜角度的走線而言尤為不利。
3.3 混合堆疊策略：優化效能和成本
將高頻層壓板與FR-4材料結合的混合疊層結構，為複雜的5G設計提供了兼顧性能和成本的絕佳方案。其核心策略是將昂貴的低損耗材料僅用於射頻訊號傳輸區域，而使用經濟實惠的FR-4材料作為承載數位訊號、進行功率分配和提供機械支撐的內層。一個典型的混合疊層結構可能使用Rogers RO4350B材料作為最外兩層（在12層結構中為L1和L12），用於承載射頻微帶傳輸線，而內層則使用FR-4材料。
圖 4 – 12 層混合疊層結構的橫截面圖，圖中顯示了用於射頻訊號的 Rogers RO4350B 外層
4. 5G的層配置策略
4.1 基本堆疊原理
在深入探討具體的層結構之前，所有專業的 5G PCB 疊層設計都遵循幾個基本原則。對稱性是製造過程中最關鍵的考量：疊層必須圍繞電路板中心線保持平衡，以防止在層壓和熱循環過程中發生翹曲。這意味著中心平面兩側的銅箔重量、芯材厚度和預浸料數量必須相符。如果電路板一側銅箔過多，回流焊接後就會像薯片一樣彎曲，這對於精密射頻組件來說是不可接受的。
參考平面相鄰性同樣重要：每個訊號層都應緊鄰一個完整的接地層或電源層。這既能提供高頻訊號所需的低電感回流路徑，又能同時屏蔽訊號層免受干擾。
層配對是指根據功能和電氣要求對訊號層進行分組。高速差分對應佈線在同一層上，長度匹配可透過蛇形佈線實現，而不是將差分對拆分到不同層。射頻訊號層通常位於外層，可以採用微帶傳輸線的方式實現，以便於調諧和調試。
4.2 八層堆疊結構：5G 設計的切入點
對於物聯網設備、小型基地台無線電或簡單的6GHz以下射頻模組等基本5G應用而言，8層堆疊結構是實際可行的最小層數。雖然與更高層數相比有局限性，但精心設計的8層結構，只要佈線和元件佈局合理，就能有效地支援中等複雜程度的設計。
建議的8層配置：
∙ 第 1 層：射頻訊號與關鍵高速（微帶線，50Ω）
∙ 第 2 層：接地平面（主要射頻回流路徑）
∙ 第 3 層：高速數位訊號（帶狀線，50Ω 或 100Ω 差分） ∙ 第 4 層：電源層（+3.3V，+1.8V 分路）
∙ 第 5 層：電源層（鏡像：+3.3V，+1.8V 分路）
∙ 第 6 層：高速數位訊號（帶狀線，與 L3 正交）
∙ 第 7 層：接地平面（輔助回流路徑）
∙ 第 8 層：射頻訊號與關鍵高速（微帶線，50Ω）
這種配置提供了對稱性（L1-L2-L3-L4 與 L8-L7-L6-L5 鏡像對稱），確保每個訊號層都有一個相鄰的參考平面，並將電源層置於中心位置，使其電容能夠最佳地起到去耦作用。典型的介質厚度可能為：L1-L2 = 6 mils（射頻應用採用 RO4350B），L2-L3 = 8 mils（芯層），L3-L4 = 14 mils（預浸料），L4-L5 = 20 mils（芯層），與 L8 對稱鏡。
4.3 12層堆疊：高階5G應用
對於複雜的 5G 系統基地台模組、大規模 MIMO 天線陣列或高階智慧型手機，12 層堆疊結構可提供最佳效果所需的路由密度和訊號完整性效能。額外的層數可實現
射頻、數位和電源部分完全隔離，同時提供多個接地平面以實現卓越的屏蔽效果。
針對毫米波最佳化的 12 層結構：
∙ 第 1 層：射頻訊號層 A（毫米波天線饋電，50Ω 微帶線） ∙ 第 2 層：接地層 A（主射頻回流，1 盎司銅）
∙ 第 3 層：射頻訊號層 B（輔助射頻路徑，50Ω 帶狀線）
∙ 第 4 層：接地平面 B（射頻隔離和回流，1 盎司銅）
∙ 第 5 層：電源層 A（射頻電源：+5V PA 電源，2 盎司銅）
∙ 第 6 層：高速數位（SerDes、DDR、PCIe 帶狀線）
∙ 第 7 層：高速數字（與 L6 正交佈線）
∙ 第 8 層：電源層 B（數位電源：+3.3V、+1.8V、+1.2V 分路，2 盎司銅） ∙ 第 9 層：接地層 C（數位回流和屏蔽，1 盎司銅）
∙ 第 10 層：低速訊號與路由（控制、I2C、SPI）
∙ 第 11 層：接地層 D（最終屏蔽層，1 盎司銅）
∙ 第 12 層：射頻訊號層 C（輔助射頻、元件佈局、50Ω 微帶線）這種 SGSGPSSPGSGS 配置提供了卓越的性能：四個獨立的接地層形成多重屏蔽屏障，射頻層與數位開關雜訊完全隔離，L3 上的帶狀線射頻佈線為敏感路徑提供了出色的屏蔽。疊層結構圍繞 L6-L7 中心平面保持對稱。
圖 5 – 12 層 5G PCB 疊層的詳細橫截面圖，顯示了層厚、銅箔重量和訊號/平面。
5. 5G PCB的接地技術
5.1 高頻設計中的接地基礎知識
在高頻下，地並非簡單的零電壓參考點，而是一個複雜的電磁結構，其特性決定訊號完整性。基本原理是：高頻回流電流直接流經其對應的訊號走線下方，沿著阻抗最小的路徑流動。此路徑並非取決於直流電阻，而是取決於電感。回流電流自然會集中在與訊號導體磁場耦合最強的區域。
毫米波頻率下的趨膚效應意味著回流電流僅在接地層表面最上層的幾百奈米範圍內流動。這使得表面光潔度和氧化電位變得異常重要——暗銅的射頻電阻比光亮銅更高。因此，儘管鎳層會引入少量額外的電感，但許多設計人員仍會在關鍵射頻區域的接地層上採用化學鍍鎳浸金（ENIG）表面處理。
5.2 固體接地平面實現
連續、完整的接地層是任何高頻PCB疊層結構中最重要的組成部分。可以將接地層想像成一個光滑的湖面，供回流電流自由流動；任何阻礙物（空隙、槽口、切口）都會產生湍流，從而輻射能量並反射訊號。對於5G應用而言，接地層的完整性至關重要：每個接地層都應從電路板的邊緣延伸到邊緣，且中斷點應盡可能少。
當接地層分割不可避免時（例如為了分隔類比和數位電路，或為了在安裝孔周圍提供散熱），可以使用拼接電容來橋接間隙。沿著分割線以 1-2 英吋的間隔放置 0.1 μF 或更小的電容，這樣可以在射頻頻率下提供交流短路，同時保持直流隔離。切勿將高速或射頻訊號穿過接地層分割線；如果走線必須穿過分割線，則應垂直走線以最大限度地減少環路面積，並在交叉點附近添加一個接地過孔。
5.3 透過縫合和地面圍欄技術
透過巧妙佈置接地過孔，連接各層之間的接地層，是5G PCB設計中最關鍵卻又常被忽略的環節之一。在毫米波頻率下，即使是很短的接地連接，其電感也會變得顯著。一個直徑為10 mil的過孔穿過一塊62 mil厚的電路板，其電感約為0.7 nH，看似可以忽略不計，但在28 GHz頻率下，這相當於約123歐姆的阻抗，足以嚴重降低高頻接地連接的性能。
解決方案在於採用並聯過孔陣列。並聯四個過孔可將有效電感降低約 4 倍（已考慮互感效應），使連接阻抗達到更可接受的水平。對於關鍵射頻元件，應在每個接地引腳附近緊鄰放置 3-4 個接地過孔，並連接到最近的引腳。
實心接地層。過孔應盡可能靠近元件設置，因為電感隨過孔長度增加而增大，所以短路徑至關重要。
圖 6 – PCB 佈局俯視圖，顯示了周圍的過孔縫合圖案
6. 5G堆疊中的阻抗控制
6.1 受控阻抗基本原理
阻抗控制是高速和射頻訊號完整性的基礎。當訊號的源、傳輸路徑和終端都具有相同的特性阻抗時，能量可以從源完全傳輸到負載，而不會發生反射。阻抗不匹配會導致部分訊號反射回源，產生駐波、振鈴和碼間幹擾，破壞數位訊號並降低射頻系統效能。
對於 5G 應用，50 歐姆單端阻抗已成為射頻和微波電路的通用標準。此數值源自於同軸電纜功率處理能力與損耗之間的最佳化，整個射頻生態系（包括連接器、測試設備和組件）均採用 50 歐姆系統。
高速數位介面通常使用 50 歐姆單端阻抗（用於時鐘等單端訊號）或 100 歐姆差分阻抗（用於 MIPI、PCIe 和 USB 等差分對）。
6.2 射頻訊號的微帶配置
微帶線是指在電路板外層鋪設訊號線，並在相鄰的內層鋪設接地層，這是射頻電路中最常見的傳輸線配置。
微帶線的特性阻抗取決於走線寬度 (W)、接地平面的高度 (H)、銅層厚度 (T) 以及基板材料的介電常數 (εr)。在一級近似下，較寬的走線和較厚的介質層會增加阻抗，而較高的介電常數則會降低阻抗。
微帶線計算範例：在厚度為 5 mil 的 Rogers RO4350B（εr = 3.48）上，使用 1 oz 銅箔實現 50Ω 阻抗，大約需要 11 mil 的走線寬度。而在厚度為 4 mil 的介質上達到相同的阻抗，則只需要 8.5 mil 的走線寬度，這表示微帶線對介質厚度非常敏感。
圖 7 – 微帶傳輸線幾何形狀的橫斷面圖
6.4 高速介面的差分對阻抗
差分訊號傳輸資料的方式是利用兩個互補訊號之間的電壓差，由於其優異的抗雜訊能力和更低的電磁幹擾，因此在現代高速數位介面中佔據主導地位。差分阻抗 (Zdiff) 取決於每條走線的單端阻抗 (Z0) 以及走線之間的耦合。對於耦合較弱的走線，Zdiff ≈ 2 × Z0。隨著走線間距的減小，耦合增強，導致差分阻抗低於 2:1 的比值。
對於 100 歐姆差分阻抗（大多數高速數位介面的標準），典型設計採用 50 歐姆單端走線，並透過耦合將差分阻抗降低至 100 歐姆。在採用邊緣耦合走線的微帶線中，實現 100 歐姆差分阻抗通常需要走線間距為走線寬度的 1.5 到 2 倍。更小的間距會增加耦合並進一步降低差分阻抗；更大的間距會降低耦合並提高差分阻抗。
| 層 | 功能 | 類型 | 銅重量 | 厚度 | 材料 |
| L1 | 射頻信號 | 50Ω 微帶線 | 0.5盎司 | - | RO4350B |
| L2 | 陸運 | 機 | 1盎司 | 5千 | 核心 |
| L3 | 射頻信號 | 50Ω帶狀線 | 0.5盎司 | 6千 | 預浸料 |
| L4 | 陸運 | 機 | 1盎司 | 8千 | 核心 |
| ... | 對稱的 | 鏡子 | ... | ... | ... |
表 2：12 層 5G 堆疊結構範例（部分），顯示頂層
7. 訊號完整性考量因素
5G PCB中的訊號完整性涵蓋多種相互關聯的現象，若管理不當，會降低系統效能。理解訊號劣化的機制以及緩解這些劣化的疊層設計技術，是區分功能性設計與最優設計的關鍵。
7.1 高頻損耗機制
由於多種物理效應，訊號損耗隨頻率的增加而顯著增加。介電損耗源自於基底材料中的分子極化。當射頻頻率下的電場振盪時，材料中的偶極子會試圖與電場方向一致，並將能量以熱的形式耗散。這種損耗與損耗因子直接相關：損耗因子 Df 翻倍，損耗也大致翻倍。在 28 GHz 頻率下，標準 FR-4 材料（Df ≈ 0.020）的介電損耗可超過每英吋 1.5 dB，而 Rogers RO3003 材料（Df ≈ 0.001）在相同條件下可實現低於每英吋 0.3 dB 的損耗。由於趨膚效應，導體損耗隨頻率的平方根增加，高頻電流會集中在導體表面附近，增加有效電阻。
7.2 毫米波應用過孔設計
通孔短截線（即通孔中未使用的部分，延伸到訊號輸出層之外）會形成諧振結構，反射特定頻率的訊號。短截線相當於一條短路傳輸線，其四分之一波長諧振會導致最大反射。在 28 GHz 頻率和 50 mil 板厚的情況下，即使是 15 mil 的短截線也會產生棘手的諧振問題。解決方案包括反向鑽孔以去除短截線，或使用精確終止於訊號層的盲孔/埋孔。
圖 9 – 背面鑽孔 PCB 過孔
結語
成功的 5G PCB 疊層設計需要材料科學、電磁理論、製造流程和熱管理等多個學科的專業知識。本文從材料選擇、接地策略到阻抗控制等方面提出的指導原則，為創建高性能 PCB 提供了一個全面的框架。
高性能 5G 設計。
主要成果包括：
1. 材料選擇決定性能和成本，在需要的地方使用高頻層壓板，在其他地方使用 FR-4。
2. 具有正確參考平面的對稱疊層結構是不可或缺的。 3. 接地平面的完整性和過孔拼接決定毫米波訊號的完整性。
4. 阻抗控制需要精確的介質厚度控制和場求解器驗證。
5. 與 PCB 製造商儘早合作可以避免代價高昂的返工。
隨著 5G 技術不斷朝著更高頻率和更複雜的方向發展，本文概述的步驟和方法仍然至關重要。無論您是設計首款 5G 產品或優化現有平台，投入時間進行堆疊優化都將顯著提升系統效能、製造良率和產品上市速度。
