工业物联网产品能否成功，取决于两个板级选择。首先是针对低功耗蓝牙通信精心设计的无线电占空比和睡眠模式。其次是能够在恶劣环境下稳定运行的接口设计，包括天线、电源和数字I/O接口。
风险不容小觑。你需要续航数年且在拥挤的 2.4 GHz 频谱中表现稳定的电池。此外，你还需要一种能够批量生产且制造工艺精良的设计。一个不合理的接地层或一个噪声较大的电源轨都可能在首批产品交付之前，就让你的电池续航优势付诸东流。
本文提供实用的PCB和PCBA指导：元件选择、布局规则和DFM权衡。这里不会介绍通用的BLE理论，只有您可以在下一块电路板上使用的实用建议。
关键精华
选择较长的广告投放时段以节省电池电量。
利用睡眠模式并将传感器读数分组，以降低功耗。
选择已经通过认证的BLE模块，以避免射频认证的费用。
将天线放置在电路板边缘，并保持接地平面完整。
检查实际电路板上的睡眠电流，以发现隐藏的功耗。
低功耗蓝牙通信策略
低功耗蓝牙技术大部分时间都保持无线电模块关闭状态。设备唤醒后会发送一个短暂的信号脉冲，然后再次进入睡眠状态。您当前的预算直接取决于这个占空比。即使无线电模块在几百微秒内消耗几十毫安的电流，只要合理安排，平均功耗仍然只有几微安。
广告和连接参数
首先来看广播间隔。BLE规范以0.625毫秒为单位衡量广播间隔，无连接广播的间隔范围为100毫秒至10.24秒。更长的间隔会大幅降低平均电流：
广告时段 | 平均电流消耗 |
|---|---|
100毫秒 | 约81.0微安 |
1小号 | 约9.4微安 |
10小号 | 约2.3微安 |
广告投放期间的电流消耗约为 10.9 mA。在最短的 20 ms 间隔内，广告投放期间的总平均电流约为 2.3 mA。
连接参数同样重要。您可以将连接间隔调整到 7.5 毫秒到 4 秒之间。自适应连接间隔允许您在延迟和电流之间进行权衡。从设备延迟为您提供了另一个控制点：
连接间隔为 75 毫秒时，将从属延迟值更改为 5 可以将平均电流消耗从230 µA 降至 140 µA（节省 40%）。
短间隔高延迟的设计兼顾了两者的优势。外设在没有数据时会跳过连接事件，但当数据准备就绪时，它会在下一个事件中立即发送数据。这就是动态连接管理的实际应用，也是低功耗蓝牙通信的核心。
睡眠模式和低功耗
睡眠电流决定了最低功耗。BLE SoC 在深度睡眠状态下的功耗远低于待机状态，因此应选择尽可能低的睡眠状态，并在活动结束后立即进入该状态。固件调度决定了唤醒频率。频繁唤醒会增加设置开销，从而占据大部分能耗。建议每次唤醒处理一批样本。一项研究将心电图样本缓冲在传感器 FIFO 中，通过中断唤醒 MCU，通过 SPI 读取数据，传输数据，然后返回系统关闭状态。将 FIFO 阈值提高到最大值可将 MCU 功耗降低至约 0.5 mW。将电源控制集中在一个固件模块中，以便各个组件可以请求和释放性能级别。这种低功耗架构正是实现板级低功耗的关键所在。
有效载荷效率
发送更少但更大的数据包。更大的 ATT MTU 可将吞吐量提高约 15%，并略微降低功耗，因为所需的传输次数减少了。数据长度扩展可缩短有效发送和接收时间。优先选择通知而非指示：
通知比指示更可取，因为指示需要往返确认才能发送另一条消息。
写入命令的工作方式相同。它们是异步的，可以在一次连接事件内连续执行。写入请求是同步的，通常每隔一到两次事件才允许执行一次操作。避免往返通信是提高能源效率的最简单方法，并且可以减轻 BLE 协议栈的负担。
BLE SoC 和模块选择
首先，你需要选择无线电模块本身。你可以围绕一个独立的SoC构建，也可以使用已经过认证的模块。不同的方案会影响你所需的射频布局工作量、认证难度以及可制造性设计（DFM）风险。
蓝牙低功耗SoC与模块
预认证模块包含已调谐和测试完毕的无线电模块、晶体振荡器和天线，您可以将其视为一个整体组件。而独立的SoC则将射频前端集成到您自己的电路板上。您需要自行负责匹配网络、天线测试以及FCC和CE认证文件。
成本差距巨大。单独的BLE设计成本，包括开发、制造、射频认证和测试，可能在100,000万到200,000万美元之间。而预认证模块则省去了射频认证的时间和成本，可以在几天到几周内集成到设计中。
米制 | 预认证的BLE模块 | 分立式SoC设计 |
|---|---|---|
认证所有权 | 包含（通常） | 你拥有100%的所有权 |
是时候推出第一个工作原型了 | 天到周 | 月 |
因未通过 FCC 测试而受到处罚 | 已避免（预先认证） | 10万至30万美元的重考费用 + 6至12周的日程安排延误 |
射频布局、调谐、天线特性分析、FCC/CE认证 | 无需预约（无需预约） | 预算 2-3 个月 |
产量适中且交货期至关重要时，选择模块化芯片。产量大、单位成本是主要考虑因素且团队拥有射频测试设备时，选择独立的SoC芯片。
密钥选择标准
睡眠电流决定了电池续航时间的下限。基于 EFR32BG21 SoC 的 BLE 模块在深度睡眠状态下（RTC 处于激活状态且内存保持运行）的电流约为4.5 µA。在选择其他任何功能之前，务必将此数值纳入您的电源预算。
唤醒延迟也很重要。厂商们经常宣传快速唤醒和多级节能模式，但很多数据手册却不提供具体的延迟数值。务必索取实测的唤醒时间，然后在自己的电路板上进行验证。
检查晶体要求和器件提供的低功耗模式。外置功率放大器/低噪声放大器可以增加传输距离，但会消耗更多电流。您的低功耗架构设计必须同时考虑这两方面。
蓝牙低功耗版本支持决定了其在工业领域的适用性。Core 5.0新增了 LE 2M 和 LE 编码 PHY，以扩大传输距离。Core 5.2 新增了 LE 功率控制和同步通道功能。Core 5.3 新增了 LE 连接子额定值功能，以实现快速占空比切换。请根据您的传感器网络选择合适的版本，而不是仅根据数据手册中的标题。
射频布局和天线设计
天线是 BLE 设计中固件无法修复的部分。在进行任何调谐之前，天线的放置位置以及接地平面是否保持完整，决定了链路预算。
天线放置和射频禁入
将天线放置在电路板边缘，并确保禁区超出电路板轮廓。请严格按照模块数据手册中的禁区尺寸进行操作，因为馈电区域非常敏感。如果禁区被破坏，链路预算将会下降。确保连接到天线连接器的任何 50 欧姆射频走线下方的接地层完全畅通。避免连接器切口或过孔造成的缝隙或空隙，因为它们会导致阻抗不连续。请勿将信号走线穿过 BLE 模块下方的接地层。
使用高密度过孔连接射频接地层。在天线禁入区域周围以及射频接地层边缘，过孔间距应为 2–3 毫米。接地过孔间距应至少为 λ/10，在 2.4 GHz 频率下约为 6 毫米。
频率（GHz） | 波长（厘米） | 建议间距为（λ/10） |
|---|---|---|
2.4 | 〜12.5 | 〜6毫米 |
2.5 | 12 | 6 毫米 |
网络和时钟位置的匹配
在最终外壳内调整匹配网络。外壳材料对调谐效果影响很大，金属导电性强，因此影响尤为显著。即使是低金属涂料也会产生很大影响。附近的金属物体和印刷电路板会产生电流，如同小型散热器，从而降低匹配度和增益模式。
在封闭空间内，电磁场会与周围材料相互作用，其累积方式与自由空间中的电磁场不同。这种相互作用会改变天线上的电流分布，进而改变其阻抗。由于阻抗会随着周围材料的距离、电特性和尺寸而变化，因此必须在最终的封闭空间内对天线进行调谐。否则，原本良好的设计可能会在实际应用中被破坏。
制造商推荐的匹配电路在实际应用中经常失效。这些电路是在特定尺寸的PCB板上进行自由空间测试的，因此需要重新调整。
要设置时钟，请按以下步骤操作：
将晶体振荡器尽可能靠近时钟输入引脚放置。
在振荡器区域下方提供坚实的接地平面，并遵循制造商的参考焊盘布局。
使数字开关电路和大电流电路远离振荡器。
将天线馈线与高频振荡器隔离，以防止耦合。
在 VCO/PLL 本地振荡器中添加低 ESR 去耦电容器。
保持射频走线短，并用接地铜箔和间距小于 1/20 λ 的缝合过孔将同一层的射频走线包围起来。接地铜箔边缘与射频走线保持 2W（或 3H）的距离。射频走线与附近接地层边缘之间至少保持 3W 的距离，且该区域内不得存在非接地过孔。切勿将高速时钟或开关电源信号平行于射频走线布线，因为即使没有直接连接，场耦合也会降低射频信号质量。
电源完整性和 BLE 电源效率
纯净的电源可以保护您的 BLE 无线电模块及其参考时钟。电源轨上的噪声会导致时钟偏移、电流增大，并降低 BLE 的功率效率。请将去耦视为布局设计的一部分，而不是物料清单上的事后考虑。
解耦和电源轨噪声
在BLE设备的每个电源引脚附近放置一个小的陶瓷电容。尽可能缩短引脚到电容再到地的路径。在稳压器输出端附近添加一个大容量电容，用于吸收发射脉冲期间的负载阶跃。电源走线应尽可能短而宽，并避免与开关稳压器或电机驱动器共用。
对参考时钟电源进行单独滤波。磁珠和局部电容可防止数字噪声干扰振荡器电路。这一简单的步骤有助于实现超低功耗，因为稳定的时钟信号可以让芯片更长时间地保持深度睡眠状态。良好的电源效率始于稳定的电源轨。
测量睡眠和觉醒电流
无法测量就无法改进。使用 Nordic PPK2（功率分析套件 II）作为标准测量工具。在nRF52840-DK上，切断 P22 (SB40) 上的焊桥。将 PPK2 设置为电流表模式，并连接到该跳线两端。
州 | 预期电流 |
|---|---|
已激活（通过 UART 打印） | 5-8毫安 |
挂起至空闲状态（UART 挂起） | 约1.5微安 |
待机（系统关闭） | 约0.3微安 |
两个棋盘陷阱会破坏你的读棋：
J-Link调试器会使芯片保持唤醒状态，因为调试接口会阻止芯片进入深度睡眠状态。测量时，请断开调试器连接或使用电池为电路板供电。
如果 UART 外设没有被挂起，它会持续发时钟，从而阻止微安级电流的读取。这是人们认为 Zephyr PM“不起作用”的主要原因。
只有当所有外围设备、调试路径和漏电组件都真正关闭时，才会出现微安级的待机电流。
电路板漏电也很重要。电阻分压器、未使用引脚上的上拉电阻以及二极管的反向漏电都会造成漏电。在仅凭纸面设计就相信低功耗架构之前，务必检查每一条接地路径。
电池和稳压器的选择决定了性能的底线。选择静态电流低的稳压器，并根据您的工作温度范围选择合适的电池类型。固件中的动态功率控制固然有所帮助，但硬件预算才是最终决定因素。这种低功耗无线技术只有在电路板本身保持静音运行的情况下才能实现长续航时间。在电源轨上应用芯片级能效优化，才能确保在实际应用中保持较高的能效。
接口设计和传感器集成
蓝牙低功耗 (BLE) 无线电模块的性能取决于其所连接的总线。噪声较大的传感器线路或过长的 I2C 总线都可能在无线电模块发送数据之前就损坏数据。请根据实际距离和负载设计每个接口。
SPI、I2C 和 UART 接口
根据应用需求选择合适的总线。SPI 总线通常位于同一块 PCB 板上，彼此间距一般在 10 厘米左右。主机控制时钟，因此本地链路开销低、吞吐量高。SPI 没有内置仲裁机制，也没有寻址功能。每个从设备都需要单独的片选线。
I2C 是一种双线总线，采用软件寻址和真正的多控制器仲裁。标准模式的传输速率为 100 kbit/s，快速模式为 400 kbit/s，快速增强模式为 1 Mbit/s，高速模式为 3.4 Mbit/s。根据 NXP 规范，总线负载应保持在约 400 pF 的电容限制范围内。中继器、缓冲器和扩展器可以将 I2C 的传输距离扩展到数十米，但应将其视为计划内的扩展，而非默认设置。
公共汽车 | 典型最大总线长度 | 仲裁/拓扑 |
|---|---|---|
SPI | 通常局限于单个PCB板（约10厘米） | 1 个主控单元/多个从控单元，每个从控单元都有独立的 CS；无内置仲裁机制 |
I2C | 约1米（标准） | 多点总线，1 个主设备/多个从设备；支持多控制器仲裁 |
UART | 短且与实现相关的 (TTL) | 点对点比赛；无仲裁 |
UART 是点对点通信，没有仲裁机制。原始的 3.3V TTL 信号适用于短距离本地传输。如果需要更远的传输距离，可以添加 RS-232、RS-422 或 RS-485 收发器。TI 的 RS-485 数据显示，根据数据速率和收发器的不同，测试距离可达 50 米、100 米、150 米、200 米，甚至最远可达 1000 米。如果传感器和 BLE SoC 使用不同的电源轨，则需要添加电平转换电路。上拉电阻的规格应根据总线电容确定，而不是凭经验。
电磁干扰/电磁兼容性及传感器集成
直流-直流转换器是工业设备中电磁噪声的主要来源。电缆和金属外壳就像无意的天线，会将噪声向外传播。首先要从转换器处消除噪声辐射，然后阻止噪声通过电缆和外壳扩散。
在 DC-DC 转换器的 DC 输出线中插入扼流圈噪声滤波器，可使机器人运行期间的最小 LTE 接收器灵敏度提高约11 dB。
该滤波器通过其阻抗将高频转换器噪声反馈到转换器中。一个尺寸为 1.6 × 0.8 × 0.8 mm、额定电流为 1.3 A 的小型电感器即可完成这项工作。铁氧体磁珠也是不错的选择，具体取决于所需的噪声抑制能力和电流叠加特性。
在传感器信号到达 BLE 协议栈之前对其进行净化。模拟前端会根据每个传感器的输出进行信号调理。集成信号处理将放大、滤波、转换、温度补偿和数字处理集成到一个 IC 中，从而缩短了易受噪声干扰的离散路径。处理流程为：放大、滤波、转换、校准，然后通过 SPI、I2C 或低功耗蓝牙传输。
软件方面，每个总线上只保留一个 API 层。对于超时和总线故障，返回清晰的错误代码。在将数据传递给 BLE 协议栈之前，检查有效载荷长度。由于仅靠 BLE 链路加密无法保护云端路径，因此需要对传感器数据应用应用层安全措施。
堆叠、材料和面向制造的设计之间的权衡
叠层结构和材料选择
您的叠层结构决定了 BLE 无线电的性能以及电路板的成本。与共享接地走线的单层设计相比，具有独立电源层和接地层的四层电路板可以降低高达 15% 的功率损耗。这种性能提升有助于您在不更改固件的情况下降低功耗。单层电路板成本更低，但无法为 BLE 设计提供干净的射频参考平面。
选择介质材料时，应考虑其损耗和价格。标准 FR-4 介质适用于大多数 2.4 GHz BLE 电路板。低损耗材料仅在走线较长或裕量较小时才有用。射频层应紧邻完整的接地层，并确保天线馈电下方的接地层完整无损。
DFM约束和设计检查清单
遵循制造商规定的最小走线宽度和间距。电源走线应保持短而宽，电流不超过 1 A 时，走线宽度为 10–15 mil。尺寸小于 30 mm x 30 mm 的电路板难以实现宽走线和大面积电源层，因此请尽早规划布局。仅当您的组装厂支持焊盘内过孔时，才将过孔放置在焊盘内。注意天线禁区周围的元件间隙，并检查拼板导轨和分离片在射频边缘附近的位置。跨越禁区的导轨可能会改变调谐频率并降低射频良率。
每个BLE设计都需要在不同目标之间进行权衡。请使用此表在布局之前确定优先级。
交易 | 证据 |
|---|---|
功率与可靠性 | 将 BLE 输出功率从 +4 dBm 降低到 0 dBm 可以减少近 30% 的电流消耗，但最大限度地降低发射功率可能会导致在嘈杂的环境中出现连接问题。 |
功率与性能 | 降低传感器采样率可以节省电量，但可能会影响数据准确性；批量读取数据（例如，每 30 秒读取一次而不是每秒读取一次）可将 MCU 活动时间减少高达 95%。 |
成本与功耗（PCB层） | 单层 PCB 价格更低，但不足以满足复杂设计的需求；与共用接地走线的单层设计相比，具有专用电源/接地层的 4 层板可以减少高达 15% 的功率损耗。 |
功率与成本（组件选择） | 精心选择的 PMIC 可实现 90% 以上的电压转换效率，而优化程度较低的解决方案的效率仅为 70%–80%；动态电压调节可将 MCU 功耗降低 20%–30%。 |
功率与射程/空间 | 紧凑的电路板（<30 毫米 x 30 毫米）使得宽走线和大面积电源层难以实现；长而窄的走线会增加电阻和热损耗，因此电源走线应保持短而宽（1 A 以下为 10-15 mil）。 |
有些链路为了延长传输距离和电池续航时间，会降低数据速率。这种逻辑也适用于蓝牙低功耗（BLE）。
LoRa之所以能够兼顾传输距离、鲁棒性和低功耗，部分原因在于它接受了相对较低的数据速率……牺牲不需要的带宽来换取更大的传输距离和更低的功耗，这在工程上是一种极好的权衡。
在发布设计之前，请确认以下五点：您的叠层结构为 BLE 无线电模块提供了一个稳定的参考平面；您的天线隔离层在面板化过程中仍然有效；您的电源走线符合电流预算；您的稳压器静态电流符合睡眠电流预算；您的能效目标与实测电流相符，而非数据手册中的预期值。这些检查能够确保批量生产的电源效率和电池寿命。
低功耗蓝牙通信的关键在于两个方面：稳定的占空比和对睡眠电流的精确控制。工业级可靠性则取决于板级选择——片上系统 (SoC) 或模块、射频布局、电源完整性以及面向可制造性设计 (DFM) 的设计。尽早测量实际电路板上的睡眠电流至关重要。在布局之前规划好射频禁区，严格按照模块数据手册中的区域要求进行操作，并将其延伸至电路板边缘之外。在设计电路时，不仅要考虑成本，还要考虑电磁兼容性 (EMC) 要求。然后在真实的工业环境和制造公差范围内进行测试。实验室基准测试无法展现蓝牙的功率效率和电池续航能力在实际应用中的表现。
常见问题解答
如何为电池供电的传感器选择广告间隔？
首先确定您的延迟需求，然后尽可能延长间隔时间。1 秒的间隔平均消耗约 9.4 µA 的电流，而 10 秒的间隔则可将电流降至约 2.3 µA。更长的间隔时间可以节省 BLE 能量，但会降低设备发现和重新连接的速度。
我应该使用预认证模块还是独立的BLE SoC？
当进度和认证风险比单位成本更重要时，选择模块。模块出厂时已预装了调谐好的无线电模块、晶体振荡器和天线，因此可以省去射频认证工作。只有当大批量生产足以抵消布局成本，且团队拥有射频测试设备时，才选择分立式SoC。
为什么我的主板在睡眠模式下仍然会消耗毫安电流？
首先检查三件事。调试器可能会使芯片保持唤醒状态，因此请断开其连接。未挂起的 UART 会持续发出时钟信号，从而阻止微安级电流的读取。漏电的上拉电阻和分压电阻也会增加电流。在怀疑是 BLE 协议栈或固件的问题之前，请检查所有接地路径。
天线究竟需要多大的射频干扰屏蔽？
按照模块数据手册确定具体区域，并将其延伸到电路板边缘之外。确保所有 50 欧姆走线下方的接地层完整无损。在禁入区附近，使用间距为 2-3 毫米的过孔连接射频接地层。禁入区破损会造成链路预算损失，任何固件设置都无法恢复。
