Vias sind ein unvermeidlicher Aspekt des PCB-Designs. Während des Layoutprozesses ist es oft schwierig, alle Kreuzungslinien zu vermeiden. Um dieses Problem zu lösen, werden Vias verwendet, um die Konnektivität zwischen den Schichten zu gewährleisten, was zur Entwicklung doppelseitiger und mehrlagiger Leiterplatten führte. Folglich sind Vias zu einem kritischen Element des PCB-Designs geworden.
Aus Designsicht erfüllen Vias zwei Hauptzwecke: elektrische Verbindung , mechanische Unterstützung oder PositionierungDiese Rollen erfüllen elektrische oder physikalische Anforderungen. Daher werden Vias oft weiter unterteilt in elektrische Durchkontaktierungen , mechanische Stützlöcher, wobei letztere unterteilt sind in Lötpadlöcher (typischerweise plattiert) und Befestigungsbohrungen (oft nicht plattiert).
Eine Durchkontaktierung besteht im Wesentlichen aus zwei Teilen:
- Bohrloch: Das zentrale Loch.
Pad-Bereich: Der Bereich um das Bohrloch.
- Die Größe dieser beiden Komponenten bestimmt die Gesamtgröße der Durchkontaktierung.
Bei Hochgeschwindigkeits- und hochdichten Leiterplattendesigns streben Designer typischerweise möglichst kleine Vias an, um den Routing-Raum zu maximieren und die parasitäre Kapazität zu minimieren. Dadurch eignen sie sich besser für Hochgeschwindigkeitsschaltungen. Die Reduzierung der Via-Größe erhöht jedoch die Herstellungskosten und ist mit technischen Einschränkungen verbunden:
- Kleinere Löcher erfordern längere Bohrzeiten und neigen zu einer Fehlausrichtung der Mitte.
- Wenn die Lochtiefe das Sechsfache des Bohrdurchmessers überschreitet, wird es schwierig, eine gleichmäßige Kupferbeschichtung an den Lochwänden herzustellen.
Die Abstimmung von Design und Produktion erfordert zahlreiche Überlegungen. Während einige Designs direkt in die Produktion gehen können, erfordern andere zusätzliche technische Prüfungen, um potenzielle Probleme zu beheben und Verzögerungen, Ertragsprobleme und Zuverlässigkeitsbedenken zu vermeiden.
Angesichts der erheblichen Auswirkungen von Designentscheidungen auf Gesamtkosten und Zeitpläne sind diese Herausforderungen vermeidbar. Als Hersteller hochzuverlässiger mehrschichtiger Leiterplatten Wonderful PCB konzentriert sich auf die Forschung und Entwicklung sowie Fertigung von Leiterplatten und liefert schnell verfügbare, hochzuverlässige Leiterplatten. Unsere Mission „Kosten senken und Effizienz in der Elektronikindustrie steigern“ unterstreicht die Bedeutung frühzeitiger Designüberlegungen. Nachfolgend finden Sie Expertenlösungen zur Optimierung von Loch- und Schlitzdesigns basierend auf realen Anwendungsfällen, um eine effiziente und kostengünstige Fertigung zu unterstützen.
Lochdesign-Fälle
Fall 1: Standardisierung des PTH/NPTH-Designs
Fragen:
- Wie im linken Diagramm gezeigt, sind Pads mit elektrischen Verbindungen ausgestattet, werden jedoch als nicht plattierte Löcher implementiert.
- Wie im rechten Diagramm gezeigt, sind Pads ohne elektrische Verbindungen ausgelegt, sondern als plattierte Löcher implementiert.
Expertenempfehlungen:
- Für nicht plattierte Löcher: Stellen Sie sicher, dass keine elektrischen Verbindungen zu den entsprechenden Pads bestehen. Die Pad- und Lochgröße müssen übereinstimmen, andernfalls darf kein Pad vorgesehen werden.
- Für plattierte Löcher: Stellen Sie sicher, dass die elektrischen Verbindungen zu den entsprechenden Pads bestehen und dass die Padgröße etwa 5 mil größer ist als der Lochdurchmesser.
Vermeiden Sie die Konstruktion von plattierten Löchern ohne Pads, da hierfür positive Plattierungsprozesse erforderlich sind, die die Vorlaufzeiten um mindestens einen Tag verlängern.
Richtiges Design:
(Linkes nichtmetallisches Loch, rechtes metallisches Loch)
- Stellen Sie eine Lochtabelle bereit, in der plattierte und nicht plattierte Löcher klar unterschieden werden, um die EQ-Kommunikation und mögliche Missverständnisse beim Design zu reduzieren.
Richtiges Design:
Fall 2: Unterscheidung zwischen Metall- und Nichtmetall-Steckplätzen
Fragen:
- Ein Design umfasst sieben Steckplätze, von denen drei als nichtmetallische und vier als metallische Steckplätze vorgesehen sind. Alle Steckplätze befinden sich jedoch in der gleichen GDD Schicht, die standardmäßig für nichtmetallische Schlitze verwendet wird. Um freiliegendes Kupfer beim Fräsen zu vermeiden, werden die Beschichtungspads für nichtmetallische Schlitze entfernt.
Expertenempfehlungen:
- Separate nichtmetallische Schlitze in die GDD or GM1 Schicht und Metallschlitze in die DRL Schicht oder eine dedizierte Schloßtype Schicht.
Richtiges Design:
Fall 3: Klare und konsistente Lochbeschriftungen
Fragen:
- Bei übermäßig großen Lochsymbolen ist es schwierig, die Löcher den entsprechenden Symbolen zuzuordnen. Dies führt dazu, dass nicht übereinstimmende Lochpositionen oder -größen nur schwer zu erkennen sind.
- Schlitze sind in Eckanmerkungen versteckt oder fehlen in der Bohrungstabelle, wodurch das Risiko von Auslassungen steigt.
Expertenempfehlungen:
- Verwenden Sie Lochsymbole in der richtigen Größe für eine Eins-zu-eins-Zuordnung zu Bohrlöchern.
- Fügen Sie eine Lochtabelle mit den Schlitzpositionen und Parametern hinzu oder integrieren Sie Schlitze direkt in die DRL Schicht.
Richtiges Design:
Fall 4: Konflikte zwischen Löchern und Schlitzen vermeiden
Fragen:
- Für ein Loch und einen Schlitz wird die gleiche Position verwendet, ohne dass klare Anweisungen gegeben werden.
Expertenempfehlungen:
- Konstruieren Sie nicht sowohl ein Loch als auch einen Schlitz an derselben Stelle.
- Erstellen Sie eine Lochtabelle mit Markierungen für die Schlitzpositionen und -parameter und platzieren Sie Schlitze direkt in der DRL Schicht.
Richtiges Design:
Fall 5: Verhindern gesperrter Slots in PCB-Dateien
(Bild: Löcher und Schlitze zur Herstellung von Leiterplatten – 9)
Fragen:
- Während der Konvertierung von PCB- in Gerber-Dateien können Steckplätze „gesperrt“ werden, was zu fehlenden Steckplatzdesigns führt.
Expertenempfehlungen:
- Für Designs mit Altium Designer 16 oder früher, entsperren Sie Slot-Designs vor der Dateikonvertierung, um sicherzustellen, dass Slot-Daten enthalten sind.
Richtiges Design:
Fall 6: Die Toleranz beim Füllen der Lötmaske sollte 0.2 mm nicht überschreiten
Problem:
- Große Abweichungen in der Fülltoleranz der Lötmaske führen zu einer Unterfüllung großer Durchkontaktierungen oder einem übermäßigen Überlauf der Lötmaske bei kleinen Durchkontaktierungen.
Expertenempfehlung:
- Achten Sie beim Entwurf von Durchkontaktierungen mit Lötmaskenfüllung darauf, dass die Toleranz 0.2 mm nicht überschreitet.
Richtiges Design:
Via(max) – Via(min) ≤ 0.2 mm
Fazit
Diese sechs Fälle verdeutlichen, wie wichtig es ist, in der Entwurfsphase bewährte Verfahren anzuwenden und Standardschritte zu befolgen, um Zeit zu sparen, Problemen vorzubeugen und höhere Erträge und eine schnellere Produktion sicherzustellen.
Als digitale Serviceplattform, die sich der Verbesserung traditioneller Arbeitsabläufe in der Elektronikindustrie verschrieben hat, Wonderful PCB hat diese Praxisfälle im Rahmen von Kundenprojekten gelöst. Mit hochzuverlässigen Produkten, transparenten Liefererlebnissen und vertrauenswürdigen Dienstleistungen halten wir unser Versprechen gegenüber globalen Kunden und erfüllen unsere Mission: „Kosten senken und Effizienz für die Elektronikindustrie steigern.“
