信号完整性在快速PCB布局设计中至关重要。信号完整性不足会导致信号减弱，进而引发错误和性能下降。电磁干扰（EMI）、阻抗失配和延迟等问题也可能发生。例如：
测试表明，悬挂式过孔可以起到小型电容器或天线的作用，使电磁干扰更加严重。
与玻璃纤维编织层不对齐的导线会改变阻抗并导致信号失真。
要解决这些问题，您可以改进 PCB 布局设计中的走线设计，选择更好的材料，并很好地控制 EMI。
关键精华
信号强度非常重要 适用于高速PCB制造。它能保持信号清晰，避免错误或问题。
选择介电常数和损耗角正切值低的材料。这有助于保持信号强度并提高性能。
布线时尽量缩短线路长度，避免急转弯。这样可以降低信号损耗并减少干扰（电磁干扰）。
使用差分对可以保持信号平衡并降低噪声。匹配走线长度和间距有助于保持信号清晰。
增加屏蔽和接地 为了降低电磁干扰，接地层和金属盖可以保护部件并提高信号质量。
理解高速PCB设计中的信号完整性
什么是信号完整性？
信号完整性是指保持 信号在高速PCB板上传输时，必须保持强劲清晰。在高达4GHz的传输速度下，连接就像传输线一样。这可能会导致噪声、延迟和信号变化等问题。信号完整性对于保持信号的清晰度和及时性至关重要，从而确保良好的性能。
为了保持信号强度，必须解决反射、串扰和电磁干扰等问题。测试和仿真有助于发现并解决这些问题。诸如 IEEE 802.3ap 之类的标准制定了规则，以确保高速 PCB 能够以相同的方式工作。
方面 | 这是什么意思 |
|---|---|
为什么模拟很重要 | 它们有助于为快速连接器创建规则。 |
信号完整性问题 | 问题包括反射、串扰和信号减弱。 |
制定规则 | PICMG 和 OBSAI 等组织制定信号完整性标准。 |
IEEE规则 | 设定通道性能的限制。 |
高速PCB布局中的问题
快速PCB布局存在许多影响信号质量的问题：
串扰是指相邻路径上的信号相互干扰。
阻抗不匹配会导致信号 反弹，造成错误。
分层平面上的不良布线会加剧噪声和电磁干扰。
焊接错误，例如连接处的缝隙，会削弱信号。
这些问题会导致PCB板性能下降。例如，小过孔中的裂纹或材料特性的变化都可能干扰信号传输。为了解决这个问题，可以使用差分信号传输、正确的端接方式和保护走线等方法。
信号完整性差如何影响性能
信号完整性差会导致PCB板工作异常。信号会失真，导致设备读取错误。阻抗不匹配和高频衰减会降低信号强度，造成速度降低和错误。
额外的噪声，例如抖动或电压变化，会扰乱信号时序。地弹会改变电压电平，导致错误。串扰会将不必要的信号引入附近的路径，降低数据准确性。
为了解决这些问题，请使用稳定的参考平面传输快速信号。这可以降低噪声和电磁干扰，保持信号清晰。解决这些问题可以提高PCB的可靠性和性能。
高速PCB布局设计的关键策略
信号完整性的材料选择
选择合适的材料是保持信号强度的关键。你使用的材料会影响信号在PCB中的传输方式。低介电常数的材料（Dk）和损耗角正切（Df有助于保持信号清晰强劲。
特性 | 推荐 |
|---|---|
介电常数（Dk) | 选择低 Df （<0.005）适用于射频和微波应用。 |
热膨胀系数（CTE) | 使用低粘度层压板 CTE （10 至 20 ppm/°C）以获得更好的稳定性。 |
基板厚度 | 选择较薄的基材（10至20密耳） 高频 高于 10 GHz。 |
损耗角正切 | 选择损耗角正切值较低（0.0022 至 0.0095）的材料，以减少信号损耗。 |
吸湿 | 选择吸湿性低（<0.1%）的材料以获得更好的性能。 |
仔细核对材料数据。测试表明实际 Df 数值可能与供应商列出的数值有所不同。即使是像 0.004 英寸这样微小的差异也可能导致问题。 Df可能会增加信号损耗。在设计PCB之前测试材料有助于避免这些问题。
走线设计和布线最佳实践
良好的走线设计和布线对于高速PCB至关重要。更短的走线能够保持信号强度并减少不必要的干扰。可控的阻抗确保走线与连接的元件匹配，从而保持信号清晰。
最佳实践 | 说明 |
|---|---|
保持走线短 | 短线路可以降低信号丢失和产生不良影响的几率。 |
使用受控阻抗 | 匹配线路阻抗，以减少信号反射并保持信号清晰。 |
谨慎选择路线。 | 避免使用尖角，并限制过孔数量，以减少信号损耗和串扰。 |
布线时避免尖角。尖角会导致信号反射等问题。 EMI改用平滑曲线或 45 度角。尽量减少过孔，因为它们会带来不必要的干扰，削弱信号。Altium Designer 和 Cadence 等工具可以帮助您改进 PCB 布线。
应用20小时规则降低电磁干扰
20-H 规则有助于降低 EMI 在快速PCB布局中，这意味着将电源层的高度缩小至电源层和地层之间层高度的20倍。这可以降低低频射频辐射。
学习领域 | 发现 |
|---|---|
克莱姆森大学研究 | 按照 20-H 规则，将 300 MHz 以下的射频辐射降低约 5 dBμV/m。 |
大学考试委员会 | 测试表明，20小时规则导致更糟糕的结果。 EMI 比齐平电源和接地平面。 |
20-H 规则在低频下效果更好。在高频下，它可能会…… EMI 更糟。对于高速PCB，请检查20-H规则是否符合您的需求。有时，保持电源层和接地层齐平效果更好。
提示： 测试你的 PCB设计 在实际条件下找到减少的最佳方法 EMI.
组件级设计考虑因素
优化滤波电容
在高速PCB设计中，滤波电容对于保持信号清晰度至关重要。选择电容时，应考虑其与设计所需频率的匹配度。滤波电容有助于消除噪声，保持电压稳定，从而提升性能。
为了提高滤波效果，重点在于电容的使用位置和方式。将它们放置在电源引脚附近可以减少不必要的干扰。使用大小不同的电容来处理不同的频率。例如，同时使用 0.1 µF 和 10 µF 的电容可以阻隔高频噪声并稳定地阻隔低频噪声。
高速设计通常使用 USB、DDR、PCIe 和以太网等接口。这些接口需要精确的阻抗控制才能正确传输数据。务必谨慎处理端接元件，并为高速信号设定规则。采用受控阻抗布线可以确保信号清晰稳定。
信号完整性工具可以查找可能存在反射问题的网络。它直接测量波形，帮助您改进设计，从而获得更好的结果。
快速PCB设计没有固定的规则，但良好的实践经验大有裨益。测试和仿真工具可以检查电容的选择，并提高信号清晰度。
硅封装在高速PCB设计中的作用
硅封装会影响高速PCB设计中的信号质量。封装的电源网络类似于电容器和电感器的组合。这会改变其处理快速电脉冲的方式，从而影响PCB的性能。
片上电源阻抗是决定功率和信号质量的关键因素。它与信号清晰度密切相关，尤其是在高频情况下。当芯片以GHz频率工作时，电源网络的阻抗会发生变化，从而影响信号质量和整体性能。
证据描述 | 对信号完整性的影响 |
|---|---|
封装电源网络的作用类似于电容器和电感器。 | 改变快速脉冲的处理方式，从而影响PCB性能 |
片上功率阻抗会影响电源质量 | 与高频设计中的信号清晰度密切相关 |
GHz 级电路的阻抗变化 | 改变信号质量并影响性能 |
为了改进硅封装，需要研究其电气特性以及它与PCB的配合情况。使用仿真工具检查阻抗并找出问题。解决这些问题可以提高信号质量，并使您的PCB在快速设计中表现更佳。
管理电磁干扰和共模电流
理解差模电流与共模电流
在高速PCB设计中，差模电流和共模电流的作用方式不同。差模电流在信号路径和回流路径之间传输数据。共模电流是由于电路不平衡和在非预期路径中流动而产生的。这些通常会导致 EMI.
不均匀的信号路径会增加共模噪声， EMI。 例如：
地线和信号过孔间距不均会导致模式转换。
匹配不良的差分对可产生高达 -40 dB 的噪声。
研究表明，保持信号对称性可以降低 EMI 80 分贝。
差分对有助于减少 EMI 它们还能阻隔噪声。它们能平衡信号，这对于快速设计至关重要。应注重对称布局和良好的回流路径，以控制共模电流。
减少共模电流辐射的技术
降低共模电流辐射可以保持高速PCB上的信号强度。试试以下方法：
改进差分对布线：使走线长度一致，间距均匀。
放置地面过孔将接地过孔靠近信号过孔，以阻止模式转换。
使用正确的终止方式：使两端阻抗匹配，以避免反射。
测试表明，隔离共模电流至关重要。研究人员使用探针，通过将导线放置在探针内部来测量这些电流。这有助于研究 EMI 并匹配了FDTD模型。
测量技术 | 它能做什么 | 功能验证 |
|---|---|---|
共模电流测量 | 利用探针测量近场电流。 | EMI 结果与FDTD模型相符。 |
差模电流测量 | 测量不同配置下的总电流。 | 结果以相对dBµV值表示。 |
FCC 规则限制了 A 类和 B 类产品的共模电流。在 30 MHz 频率下，A 类产品的共模电流必须低于 24 µA，B 类产品的共模电流必须低于 8 µA。
遵循这些规则并改进您的 PCB 设计可以减少共模辐射并提高性能。
电磁干扰抑制的屏蔽和接地策略
屏蔽和接地是降低噪声的有效方法。 EMI 在高速PCB制造中，接地为不必要的电流提供了一条低阻抗路径。屏蔽层则阻止电磁场进入或离开PCB。
为了有效防护：
敏感部件应使用金属盖或导电涂层。
在高速信号线下方增加接地层以吸收 EMI.
确保接地连接连续，避免缝隙充当天线。
良好的接地可为差模电流提供强大的回流路径。不均匀的接地过孔会导致模式转换和抬升。 EMI研究表明，对称布局可以减少 EMI 60 分贝。
对于高速PCB，可结合屏蔽和接地来降低功耗。 EMI这些方法可以提高信号质量并符合监管标准。
高速PCB布局设计的进阶技巧
利用参考平面和受控阻抗轨迹
为了在高速设计中保持信号清晰，请使用参考平面。受控阻抗走线也至关重要。如果阻抗发生变化，信号可能会反射回来，这会削弱数据并导致错误。接地平面和电源平面有助于信号平滑返回并降低反射。 EMI.
布线时，尽量缩短走线长度，避免急弯。急弯会干扰信号并增加损耗。 EMI改用平滑曲线或 45 度角。良好的走线布局和可靠的参考平面能使信号更清晰，性能更佳。
提示： 使用仿真工具检查阻抗并找出问题所在。
减少过孔并缩短走线长度
对于高速PCB而言，更短的走线和更少的过孔更有利。短走线可以降低信号延迟并避免阻抗不匹配。为了获得最佳效果，走线长度应保持在2英寸以内。这样可以确保信号强度和可靠性。
证据描述 | 关键见解 |
|---|---|
较短的线路更好。 | 它们可以降低信号延迟和阻抗失配。 |
2英寸以下的线条效果最佳。 | 短线路可以减少延迟和不匹配问题。 |
将过孔放置得尽可能靠近。 | 分组过孔可以提高导电性并降低电阻损耗。 |
将过孔彼此靠近放置可以改善信号传输。这可以降低电阻并提高性能。但不要使用过多的过孔，否则可能会产生不良影响。
在内层运行高频信号
将高频信号置于内层可以获得更好的效果。内层可以缩短信号路径，从而降低延迟并防止信号抖动。更小的过孔还可以减少短截线和阻抗不匹配等问题。
内层的电源层和接地层作用更大。它们可以降低噪声和串扰，使信号传输路径更加顺畅。这些平面还能阻挡…… EMI 通过减少地面弹跳和电源噪声。
注意： PCB层布局会影响阻抗。诸如走线宽度、材料类型以及与各层之间的距离等因素都非常重要。
精心设计PCB层。这有助于提高信号强度，并使快速设计更加高效。
为了在快速PCB布局中提升信号质量，需要精心规划。可以通过合理布线、使用优质材料和控制电磁干扰（EMI）来改善信号。例如，5G网络在采用强效EMI屏蔽和良好布线设计的情况下性能更佳。同样，通过信号滤波和巧妙布线，既能保持设备外观时尚，又能降低EMI干扰。
一份完整的电路设计方案能确保你的电路在各种情况下都能正常工作。通过选择合适的材料、精确布线以及添加优质的屏蔽层，你的电路就能达到预期目标。运用这些技巧，让你的设计更加完善，每次都能获得理想的结果。
常见问题解答
在快速PCB布局中，信号完整性最受哪些因素影响？
选择合适的材料非常重要。选择介电常数低的材料（Dk）和损耗角正切（Df为了保持信号清晰，这些特性有助于减少信号损耗，并提高高速设计中的性能。
如何在高速PCB设计中降低EMI？
您可以通过使用屏蔽层、接地和良好的走线路径来降低电磁干扰 (EMI)。在信号线下方放置接地层，并避免走线急转弯。电源层的 20H 规则有助于降低低频电磁干扰。
为什么在快速PCB布局中最好使用较少的过孔？
过孔会导致信号延迟和失配。减少过孔数量可以保持信号流畅传输，避免反射等问题。将过孔集中放置可以改善信号传输并降低阻抗。
差分对如何帮助保证信号完整性？
差分对能够保持信号平衡，从而降低噪声和电磁干扰。它们承载相反的电流，可以相互抵消干扰。匹配走线长度和间距可以进一步提升其性能。
仿真工具能否提高信号完整性？
是的，仿真工具可以发现阻抗不匹配和反射等问题。它们允许您在制造之前测试设计，从而提高高速PCB的性能和可靠性。
提示： 可以使用 Altium Designer 或 Cadence 等工具进行更好的仿真。
