高速PCBレイアウト設計において、シグナルインテグリティは非常に重要です。シグナルインテグリティが欠如すると、信号が弱まり、エラーやパフォーマンスの低下を引き起こす可能性があります。電磁干渉（EMI）、インピーダンス不整合、遅延などの問題が発生する可能性があります。例えば、
テストでは、吊り下げられた VIA が小さなコンデンサまたはアンテナのように動作し、EMI を悪化させる可能性があることが示されています。
トレースがガラス繊維の織り目に沿っていないと、インピーダンスが変化し、信号が歪む可能性があります。
これらの問題を解決するには、PCB レイアウト設計のトレース設計を改善し、より適切な材料を選択して、EMI を適切に制御します。
主要なポイント（要点）
信号強度は非常に重要 高速PCB向け。信号をクリアに保ち、ミスや問題を回避します。
誘電率と誘電正接が低い材料を選びましょう。これにより、信号の強度が維持され、パフォーマンスが向上します。
配線の際は、トレースを短くし、急な曲がりを避けてください。これにより信号損失が低減し、干渉（EMI）も軽減されます。
差動ペアを使用することで、信号のバランスを保ち、ノイズを低減できます。トレース長と間隔を一致させることで、信号がクリアに保たれます。
シールドと接地を追加する EMIを低減します。グランドプレーンと金属カバーが部品を保護し、信号品質を向上させます。
高速PCB設計におけるシグナルインテグリティの理解
シグナルインテグリティとは何ですか?
信号の完全性とは、 高速PCBを通過する際、信号は強くクリアに保たれます。最大4GHzの速度では、接続は伝送線路のように機能します。これにより、ノイズ、遅延、信号の変化などの問題が発生する可能性があります。良好なパフォーマンスを得るには、信号をクリーンかつ正確なタイミングに保つために、信号整合性が重要です。
信号を強力に保つには、反射、クロストーク、EMIなどの問題を解決する必要があります。テストとシミュレーションは、これらの問題を特定し解決するのに役立ちます。IEEE 802.3apなどの規格では、高速PCBが同様に動作するようにルールが定められています。
側面 | その意味 |
|---|---|
シミュレーションが重要な理由 | 高速コネクタのルールの作成に役立ちます。 |
信号整合性の問題 | 問題には、反射、クロストーク、信号弱化などがあります。 |
ルールを作る | PICMG や OBSAI などのグループが信号整合性の標準を作成します。 |
IEEEルール | チャネルのパフォーマンスに制限を設定します。 |
高速PCBレイアウトの問題
高速 PCB レイアウトには、信号品質を損なう多くの問題があります。
クロストークは、近くのパスの信号が互いに干渉し合うときに発生します。
インピーダンスの不整合により信号が 跳ね返ってエラーを引き起こします。
分割プレーン上の不適切なルーティングにより、ノイズと EMI が悪化します。
接続部のギャップなどのはんだ付けミスにより信号が弱まります。
これらの問題はPCBの動作を悪化させる可能性があります。例えば、小さなビアの亀裂や材料特性の変化によって信号が乱れることがあります。これを解決するには、差動信号伝送、適切な終端処理、ガードトレースなどの対策を講じてください。
シグナルインテグリティの悪さがパフォーマンスに及ぼす影響
信号品質が悪いと、PCBの動作に悪影響を与える可能性があります。信号が歪んでしまい、デバイスが誤った信号を読み取れなくなる可能性があります。インピーダンスの不整合や高周波の減衰によって信号強度が低下し、速度低下やエラーが発生します。
ジッターや電圧変動などの余分なノイズは、信号のタイミングを狂わせます。グラウンドバウンスは電圧レベルを変化させ、ミスの原因となります。クロストークは不要な信号を近傍のパスに送り込み、データの精度を低下させます。
これらの問題を防ぐには、高速信号に安定したリファレンスプレーンを使用してください。これによりノイズとEMIが低減され、信号がクリアに保たれます。これらの問題を解決することで、PCBの信頼性と性能が向上します。
高速PCBレイアウト設計の重要な戦略
信号品質のための材料選択
適切な材料を選ぶことは、信号を強く保つ鍵です。使用する材料は、PCB上での信号の流れに影響を与えます。誘電率の低い材料（Dk）および損失正接（Df) は信号を明瞭かつ強力に保つのに役立ちます。
プロパティ | おすすめ |
|---|---|
誘電率（Dk) | 低い材料を選ぶ Df (<0.005) RFおよびマイクロ波用。 |
熱膨張係数（CTE) | 低めのラミネートを使用する CTE (10 ～ 20 ppm/°C) より安定性が向上します。 |
基板厚さ | より薄い基板（10～20ミル）を選択してください 高周波 10GHz以上。 |
損失正接 | 信号損失を減らすには、損失正接が低い (0.0022 ～ 0.0095) 材料を選択します。 |
吸湿 | より良いパフォーマンスを得るには、吸湿率が低い (<0.1%) 素材を選択してください。 |
材料データを注意深く確認してください。テストでは、実際の Df 値はベンダーが提示する値と異なる場合があります。0.004インチのような小さな差でも Df信号損失が増加する可能性があります。PCBを設計する前に材料をテストすることで、これらの問題を回避できます。
トレース設計とルーティングのベストプラクティス
高速PCBでは、適切なトレース設計と配線が重要です。トレースを短くすることで、信号強度を維持し、不要な影響を軽減できます。インピーダンスを適切に制御することで、トレースと接続部品の整合を確保し、信号をクリアに保つことができます。
ベストプラクティス: | 説明 |
|---|---|
トレースを短くする | トレースが短いと、信号損失や望ましくない影響の可能性が低くなります。 |
制御されたインピーダンスを使用する | トレースのインピーダンスを一致させて信号の反射を減らし、信号をクリアに保ちます。 |
慎重にルートする | 鋭角を避け、ビアを制限して、信号損失とクロストークを減らします。 |
配線の際は鋭角を避けてください。鋭角は信号の反射などを引き起こす可能性があります。 EMI滑らかな曲線や45度の角度を使用してください。ビアは信号を弱める不要な効果をもたらすため、ビアの数を制限してください。Altium DesignerやCadenceなどのツールは、PCB配線の改善に役立ちます。
EMIを低減するための20-Hルールの適用
20-Hルールは、 EMI 高速PCBレイアウトにおいて、電源プレーンを電源プレーンとグランドプレーン間の層の高さの20分のXNUMXに縮小することを意味します。これにより、低周波数におけるRF放射が低減されます。
勉強 | 所見 |
|---|---|
クレムソン大学の研究 | 20-H ルールに従って、300 MHz 未満の RF 放射を約 5 dBμV/m 削減します。 |
大学試験委員会 | 実験では20Hルールがさらに悪化したことが判明 EMI 電源プレーンとグランドプレーンをフラッシュするよりも。 |
20Hルールは低周波数ではより効果的です。高周波数では、 EMI さらに悪い例です。高速PCBの場合は、20Hルールがニーズに合っているかどうかを確認してください。電源プレーンとグラウンドプレーンを同一平面に保つ方がうまくいく場合もあります。
ヒント： あなたのテスト PCB設計 実際の状況で、削減する最善の方法を見つける EMI.
コンポーネントレベルの設計上の考慮事項
フィルタリング容量の最適化
高速PCBにおいて、信号をクリアに保つにはフィルタリングコンデンサが重要です。設計に必要な周波数帯に適したコンデンサをお選びください。フィルタリングコンデンサはノイズを除去し、電圧を安定させることで、パフォーマンスを向上させます。
フィルタリングを改善するには、コンデンサの使用場所と使用方法に注目してください。不要な影響を減らすため、コンデンサは電源ピンの近くに配置してください。異なる周波数に対応するために、小型コンデンサと大型コンデンサの両方を使用してください。例えば、0.1µFと10µFのコンデンサを組み合わせると、高周波ノイズを遮断し、低周波ノイズを安定させることができます。
高速設計では、USB、DDR、PCIe、Ethernetなどのインターフェースが使用されることがよくあります。これらのインターフェースでは、データを正しく送信するために、正確なインピーダンス制御が必要です。終端部品を慎重に扱い、高速信号用のルールを定めてください。インピーダンスを制御しながら配線することで、信号のクリアさと強度を維持できます。
シグナルインテグリティツールは、反射の問題が発生する可能性のあるネットを検出します。波形を直接測定することで、設計を改善し、より良い結果を得ることができます。
高速PCB設計に決まったルールはありませんが、優れた実践的な手法は大いに役立ちます。テストツールやシミュレーションツールを使えば、コンデンサの選択を検証し、信号の明瞭性を向上させることができます。
高速PCB設計におけるシリコンパッケージの役割
シリコンパッケージは、高速PCB設計における信号品質に影響を与えます。パッケージの電源ネットワークは、コンデンサとインダクタを組み合わせたような動作をします。これにより、高速電気パルスの処理方法が変化し、PCBの性能に影響を与えます。
オンチップ電源インピーダンスは、電力と信号品質の鍵となります。特に高周波領域において、信号の明瞭度と密接に関係しています。チップがGHzの速度で動作するため、電源ネットワークのインピーダンスが変化します。これにより、信号品質と全体的なパフォーマンスが変わります。
証拠の説明 | 信号整合性への影響 |
|---|---|
パッケージ電源ネットワークはコンデンサやインダクタのように機能します | 高速パルスの処理方法を変更し、PCBのパフォーマンスに影響します |
オンチップ電源インピーダンスは電力品質に影響する | 高周波設計における信号の明瞭性と密接に関連している |
GHz速度の回路ではインピーダンスが変化する | 信号品質が変化し、パフォーマンスに影響します |
シリコンパッケージを改善するには、その電気的特性とPCBとの連携方法を研究する必要があります。シミュレーションツールを使用してインピーダンスを確認し、問題点を特定します。これらの問題を修正することで信号品質が向上し、PCBは高速設計においてよりスムーズに動作します。
EMIとコモンモード電流の管理
差動モード電流とコモンモード電流の違いを理解する
高速PCB設計では、差動モード電流とコモンモード電流の挙動が異なります。差動モード電流は信号パスとリターンパス間でデータを伝送します。コモンモード電流は回路の不均衡によって発生し、不要なパスに流れ込みます。これにより、多くの場合、次のような問題が発生します。 EMI.
不均一な信号経路はコモンモードノイズを増加させ、 EMI 例えば：
グランドビアと信号ビア間の間隔が不均等だと、モード変換が発生します。
不適切にマッチングされた差動ペアは最大 -40 dB のノイズを生成する可能性があります。
研究によると、信号の対称性を保つと EMI 80 dB 増加します。
差動ペアは、 EMI ノイズをブロックし、信号のバランスをとることで、高速設計の鍵となります。コモンモード電流を制御するために、対称的なレイアウトと良好なリターンパスに重点を置きましょう。
コモンモード電流放射を最小限に抑える技術
コモンモード電流の放射を低減することで、高速PCBでも信号を強力に保つことができます。以下の方法をお試しください。
差動ペア配線の改善: トレース長を一致させ、間隔を均等に保ちます。
グランドビアを適切に配置するモード変換を停止するには、グラウンド ビアを信号ビアの近くに配置します。
適切な終端を使用する: 反射を避けるために、両端のインピーダンスを一致させます。
実験では、コモンモード電流を分離することが重要であることが示されています。研究者たちはプローブを使用し、プローブ内にワイヤーを配置してこれらの電流を測定しました。これにより、研究が EMI およびマッチングした FDTD モデル。
測定技術 | それは何をする | 結果 |
|---|---|---|
コモンモード電流測定 | プローブを使用して近傍場電流を測定します。 | EMI 結果はFDTDモデルと一致しました。 |
差動モード電流測定 | さまざまな設定で合計電流を測定します。 | 結果は相対的な dBµV 値で表示されます。 |
FCC規則では、クラスAおよびクラスB製品のコモンモード電流が制限されています。30MHzでは、クラスA製品は24µA未満、クラスB製品は8µA未満に抑える必要があります。
これらのルールに従い、PCB 設計を改善することで、コモンモード放射を削減し、パフォーマンスを向上させることができます。
EMI低減のためのシールドと接地戦略
シールドと接地は、 EMI 高速PCBでは、接地により不要な電流に低抵抗の経路が確保されます。シールドにより、PCBへの電磁場の出入りが遮断されます。
効果的にシールドするには:
敏感な部分には金属カバーまたは導電性コーティングを使用してください。
高速信号ラインの下にグランドプレーンを追加して吸収する EMI.
隙間がアンテナとして機能しないように、接地接続が連続していることを確認してください。
良好な接地は差動モード電流のための強力なリターンパスを形成します。不均一な接地ビアはモード変換を引き起こし、 EMI研究によると、対称的なレイアウトは EMI 60 dB 増加します。
高速PCBの場合、シールドと接地を組み合わせて、 EMIこれらの方法により信号品質が向上し、規制基準を満たします。
高速PCBレイアウト設計のための高度なヒント
基準面と制御されたインピーダンストレースの使用
高速設計において信号をクリアに保つには、リファレンスプレーンを使用します。インピーダンス制御されたトレースも重要です。インピーダンスが変化すると、信号が跳ね返ってしまい、データの強度が弱まり、エラーが発生します。グランドプレーンと電源プレーンは、信号をスムーズに戻し、ノイズを低減するのに役立ちます。 EMI.
配線する際は、トレースを短くし、急な角度を避けてください。急な曲がりは信号を乱し、 EMI代わりに滑らかな曲線や45度の角度を使用してください。適切なトレース配線と強力なリファレンスプレーンは、信号をよりクリーンにし、パフォーマンスを向上させます。
ヒント： シミュレーション ツールを使用してインピーダンスをチェックし、問題箇所を見つけます。
ビアの最小化とトレース長の短縮
高速PCBでは、トレースを短くし、ビアの数を減らすことが効果的です。トレースが短いほど信号遅延が低減し、インピーダンスの不整合が抑えられます。最良の結果を得るには、トレース長を2インチ以下に抑えてください。これにより、信号の強度と信頼性が維持されます。
証拠の説明 | キーインサイト |
|---|---|
トレースが短いほど良いです。 | 信号遅延とインピーダンス不整合を低減します。 |
2 インチ未満のトレースが最適です。 | トレースが短いと、遅延や不一致の問題が軽減されます。 |
ビアを近くに配置します。 | グループ化されたビアにより導電性が向上し、抵抗損失が減少します。 |
信号の流れを改善するには、ビアを互いに近づけて配置します。これにより抵抗が低減し、パフォーマンスが向上します。ビアを多すぎると望ましくない影響が生じる可能性があるため、使用しないでください。
高周波信号を内部層で流す
高周波信号を内層に配置することで、より良い結果が得られます。内層は信号経路を短くするため、遅延が低減し、信号のバウンスを防ぎます。ビアを小さくすることで、スタブやインピーダンスの不整合といった問題も軽減されます。
内層の電源プレーンとグラウンドプレーンはさらに効果的です。ノイズとクロストークをカットし、信号経路をスムーズにします。また、これらのプレーンは、 EMI グラウンドバウンスと電源ノイズを低減します。
注意： PCBのレイヤー設定はインピーダンスに影響します。トレース幅、材料の種類、プレーンまでの距離などが非常に重要です。
PCBのレイヤーを慎重に設計してください。これにより信号強度が向上し、高速設計がよりスムーズに機能します。
高速PCBレイアウトで信号品質を向上させるには、綿密な計画が必要です。配線を適切に行い、良質な材料を使用し、EMIを制御することで改善できます。例えば、5Gネットワークは、強力なEMIシールドと優れた配線設計によってよりスムーズに動作します。同様に、ガジェットも信号をフィルタリングし、スマートに配線することで、スタイリッシュさを保ちながらEMIを低減できます。
完璧な設計は、あらゆる状況で回路をスムーズに動作させるのに役立ちます。適切な材料を選び、正確に配線し、適切なシールドを追加することで、回路は目的を達成できます。これらのヒントを活用して設計を改善し、常に素晴らしい結果を得ましょう。
FAQ
高速 PCB レイアウトにおける信号の整合性にとって最も重要なことは何ですか?
適切な材料を選ぶことは非常に重要です。誘電率が低い材料（Dk）および損失正接（Df）により信号をクリアに保ちます。これらの機能は、信号損失を低減し、高速設計におけるパフォーマンスの向上に役立ちます。
高速 PCB 設計で EMI を低減するにはどうすればよいでしょうか?
EMIは、シールド、接地、そして適切なトレース経路を用いることで低減できます。信号線の下にグランドプレーンを配置し、トレースの急激な曲がりを避けてください。電源プレーンの20Hルールは、低周波数におけるEMIの低減に役立ちます。
高速 PCB レイアウトではビアの数を少なくしたほうがよいのはなぜですか?
ビアは信号遅延や不整合を引き起こす可能性があります。ビアの数を減らすことで信号の流れがスムーズになり、反射などの問題を回避できます。ビアを密集させることで信号の流れが改善され、抵抗も低減します。
差動ペアは信号の整合性にどのように役立ちますか?
差動ペアは信号のバランスを保ち、ノイズとEMIを低減します。互いに逆向きの電流を流すことで干渉を打ち消します。配線長と間隔を合わせることで、さらに優れた性能を発揮します。
シミュレーション ツールを使用すると信号の整合性が向上しますか?
はい、シミュレーションツールはインピーダンスの不整合や反射といった問題を検出します。設計を実際に製作する前にテストできるため、高速PCBのパフォーマンスと信頼性が向上します。
ヒント： より優れたシミュレーションを行うには、Altium Designer や Cadence などのツールを試してください。
