高速PCBレイアウトにおける信号品質の向上

高速PCBレイアウトにおける信号品質の向上

高速PCBレイアウト設計において、シグナルインテグリティは非常に重要です。シグナルインテグリティが欠如すると、信号が弱まり、エラーやパフォーマンスの低下を引き起こす可能性があります。電磁干渉(EMI)、インピーダンス不整合、遅延などの問題が発生する可能性があります。例えば、

  1. テストでは、吊り下げられた VIA が小さなコンデンサまたはアンテナのように動作し、EMI を悪化させる可能性があることが示されています。

  2. トレースがガラス繊維の織り目に沿っていないと、インピーダンスが変化し、信号が歪む可能性があります。

これらの問題を解決するには、PCB レイアウト設計のトレース設計を改善し、より適切な材料を選択して、EMI を適切に制御します。

主要なポイント(要点)

  • 高速プリント基板にとって、信号強度は非常に重要です。信号が明瞭に保たれ、ミスやトラブルを回避できます。

  • 誘電率と誘電正接が低い材料を選びましょう。これにより、信号の強度が維持され、パフォーマンスが向上します。

  • 配線の際は、トレースを短くし、急な曲がりを避けてください。これにより信号損失が低減し、干渉(EMI)も軽減されます。

  • 差動ペアを使用することで、信号のバランスを保ち、ノイズを低減できます。トレース長と間隔を一致させることで、信号がクリアに保たれます。

  • EMIを低減するために、シールドと接地を追加してください。接地面と金属カバーは部品を保護し、信号品質を向上させます。

高速PCB設計におけるシグナルインテグリティの理解

高速PCB設計におけるシグナルインテグリティの理解

シグナルインテグリティとは何ですか?

信号インテグリティとは、高速なプリント基板(PCB)を信号が伝送される際に、信号が強力かつ明瞭な状態を維持することを意味します。最大4GHzの速度では、接続部は伝送線路のように機能します。これにより、ノイズ、遅延、信号変化などの問題が発生する可能性があります。信号インテグリティは、良好なパフォーマンスを実現するために、信号をクリーンかつ正確なタイミングで伝送するために重要です。

信号を強力に保つには、反射、クロストーク、EMIなどの問題を解決する必要があります。テストとシミュレーションは、これらの問題を特定し解決するのに役立ちます。IEEE 802.3apなどの規格では、高速PCBが同様に動作するようにルールが定められています。

側面

その意味

シミュレーションが重要な理由

高速コネクタのルールの作成に役立ちます。

信号整合性の問題

問題には、反射、クロストーク、信号弱化などがあります。

ルールを作る

PICMG や OBSAI などのグループが信号整合性の標準を作成します。

IEEEルール

チャネルのパフォーマンスに制限を設定します。

高速PCBレイアウトの問題

高速 PCB レイアウトには、信号品質を損なう多くの問題があります。

  • クロストークは、近くのパスの信号が互いに干渉し合うときに発生します。

  • インピーダンスの不一致は信号の反射を引き起こし、エラーの原因となる。

  • 分割プレーン上の不適切なルーティングにより、ノイズと EMI が悪化します。

  • 接続部のギャップなどのはんだ付けミスにより信号が弱まります。

これらの問題はPCBの動作を悪化させる可能性があります。例えば、小さなビアの亀裂や材料特性の変化によって信号が乱れることがあります。これを解決するには、差動信号伝送、適切な終端処理、ガードトレースなどの対策を講じてください。

シグナルインテグリティの悪さがパフォーマンスに及ぼす影響

信号品質が悪いと、PCBの動作に悪影響を与える可能性があります。信号が歪んでしまい、デバイスが誤った信号を読み取れなくなる可能性があります。インピーダンスの不整合や高周波の減衰によって信号強度が低下し、速度低下やエラーが発生します。

ジッターや電圧変動などの余分なノイズは、信号のタイミングを狂わせます。グラウンドバウンスは電圧レベルを変化させ、ミスの原因となります。クロストークは不要な信号を近傍のパスに送り込み、データの精度を低下させます。

これらの問題を防ぐには、高速信号に安定したリファレンスプレーンを使用してください。これによりノイズとEMIが低減され、信号がクリアに保たれます。これらの問題を解決することで、PCBの信頼性と性能が向上します。

高速PCBレイアウト設計の重要な戦略

信号品質のための材料選択

適切な材料を選ぶことは、信号の強度を維持する上で非常に重要です。使用する材料は、信号がプリント基板(PCB)内をどのように伝わるかに影響を与えます。誘電率(Dk)と誘電正接(Df)が低い材料は、信号の明瞭さと強度を維持するのに役立ちます。

プロパティ

おすすめ

誘電率(Dk

RFおよびマイクロ波用途には、Df値が低い(<0.005)材料を選択してください。

熱膨張係数(CTE

安定性を向上させるには、熱膨張係数(CTE )が低い(10~20 ppm/℃)ラミネート材を使用してください。

基板厚さ

10GHzを超える高周波の場合は、より薄い基板(10~20ミル)を選択してください。

損失正接

信号損失を減らすには、損失正接が低い (0.0022 ~ 0.0095) 材料を選択します。

吸湿

より良いパフォーマンスを得るには、吸湿率が低い (<0.1%) 素材を選択してください。

材料データを注意深く確認してください。テスト結果によると、実際のDf値はベンダーが公表している値と異なる場合があります。Dfが0.004といったわずかな差でも、信号損失が増加する可能性があります。PCB設計前に材料をテストすることで、これらの問題を回避できます。

トレース設計とルーティングのベストプラクティス

高速PCBでは、適切なトレース設計と配線が重要です。トレースを短くすることで、信号強度を維持し、不要な影響を軽減できます。インピーダンスを適切に制御することで、トレースと接続部品の整合を確保し、信号をクリアに保つことができます。

ベストプラクティス:

説明

トレースを短くする

トレースが短いと、信号損失や望ましくない影響の可能性が低くなります。

制御されたインピーダンスを使用する

トレースのインピーダンスを一致させて信号の反射を減らし、信号をクリアに保ちます。

慎重にルートする

鋭角を避け、ビアを制限して、信号損失とクロストークを減らします。

配線を行う際は、鋭角を避けてください。鋭角は信号の反射やEMI(電磁干渉)の増加につながります。代わりに、滑らかな曲線または45度の角度を使用してください。ビアは信号を弱める不要な影響を与えるため、使用を制限してください。Altium DesignerやCadenceなどのツールは、PCB配線の改善に役立ちます。

EMIを低減するための20-Hルールの適用

20Hルールは、高速なPCBレイアウトにおけるEMIを低減するのに役立ちます。これは、電源プレーンを電源プレーンとグランドプレーンの間の層の高さの20分の1に縮小することを意味します。これにより、低周波数帯でのRF放射が低減されます。

勉強

所見

クレムソン大学の研究

20-H ルールに従って、300 MHz 未満の RF 放射を約 5 dBμV/m 削減します。

大学試験委員会

テストの結果、20-Hルールは、フラッシュ電源プレーンとグランドプレーンよりもEMIを悪化させることがわかった。

20Hルールは低周波数帯域でより効果的です。高周波数帯域では、EMI(電磁干渉)が悪化する可能性があります。高速プリント基板の場合は、20Hルールがニーズに合致するかどうかを確認してください。場合によっては、電源プレーンとグランドプレーンを面一に保つ方が効果的な場合もあります。

ヒント:EMIを低減する最適な方法を見つけるために、実際の環境でPCB設計をテストしてください。

コンポーネントレベルの設計上の考慮事項

フィルタリング容量の最適化

高速PCBにおいて、信号をクリアに保つにはフィルタリングコンデンサが重要です。設計に必要な周波数帯に適したコンデンサをお選びください。フィルタリングコンデンサはノイズを除去し、電圧を安定させることで、パフォーマンスを向上させます。

フィルタリングを改善するには、コンデンサの使用場所と使用方法に注目してください。不要な影響を減らすため、コンデンサは電源ピンの近くに配置してください。異なる周波数に対応するために、小型コンデンサと大型コンデンサの両方を使用してください。例えば、0.1µFと10µFのコンデンサを組み合わせると、高周波ノイズを遮断し、低周波ノイズを安定させることができます。

高速設計では、USB、DDR、PCIe、Ethernetなどのインターフェースが使用されることがよくあります。これらのインターフェースでは、データを正しく送信するために、正確なインピーダンス制御が必要です。終端部品を慎重に扱い、高速信号用のルールを定めてください。インピーダンスを制御しながら配線することで、信号のクリアさと強度を維持できます。

シグナルインテグリティツールは、反射の問題が発生する可能性のあるネットを検出します。波形を直接測定することで、設計を改善し、より良い結果を得ることができます。

高速PCB設計に決まったルールはありませんが、優れた実践的な手法は大いに役立ちます。テストツールやシミュレーションツールを使えば、コンデンサの選択を検証し、信号の明瞭性を向上させることができます。

高速PCB設計におけるシリコンパッケージの役割

シリコンパッケージは、高速PCB設計における信号品質に影響を与えます。パッケージの電源ネットワークは、コンデンサとインダクタを組み合わせたような動作をします。これにより、高速電気パルスの処理方法が変化し、PCBの性能に影響を与えます。

オンチップ電源インピーダンスは、電力と信号品質の鍵となります。特に高周波領域において、信号の明瞭度と密接に関係しています。チップがGHzの速度で動作するため、電源ネットワークのインピーダンスが変化します。これにより、信号品質と全体的なパフォーマンスが変わります。

証拠の説明

信号整合性への影響

パッケージ電源ネットワークはコンデンサやインダクタのように機能します

高速パルスの処理方法を変更し、PCBのパフォーマンスに影響します

オンチップ電源インピーダンスは電力品質に影響する

高周波設計における信号の明瞭性と密接に関連している

GHz速度の回路ではインピーダンスが変化する

信号品質が変化し、パフォーマンスに影響します

シリコンパッケージを改善するには、その電気的特性とPCBとの連携方法を研究する必要があります。シミュレーションツールを使用してインピーダンスを確認し、問題点を特定します。これらの問題を修正することで信号品質が向上し、PCBは高速設計においてよりスムーズに動作します。

EMIとコモンモード電流の管理

EMIとコモンモード電流の管理
イメージソース: ペクセル

差動モード電流とコモンモード電流の違いを理解する

高速なプリント基板設計では、差動モード電流とコモンモード電流は異なる挙動を示します。差動モード電流は、信号経路とリターン経路の間でデータを伝送します。コモンモード電流は、回路の不均衡によって発生し、不要な経路を流れます。これらはしばしばEMI(電磁干渉)を引き起こします。

信号経路が不均一だと、コモンモードノイズやEMIが増加する可能性があります。例えば:

  • グランドビアと信号ビア間の間隔が不均等だと、モード変換が発生します。

  • 不適切にマッチングされた差動ペアは最大 -40 dB のノイズを生成する可能性があります。

  • 研究によると、信号の対称性を維持することで、電磁干渉(EMI)を80dB低減できることが示されている。

差動ペアはEMIを低減し、ノイズを遮断するのに役立ちます。信号のバランスを取ることで、高速設計の鍵となります。コモンモード電流を制御するために、対称的なレイアウトと良好なリターンパスに重点を置いてください。

コモンモード電流放射を最小限に抑える技術

コモンモード電流の放射を低減することで、高速PCBでも信号を強力に保つことができます。以下の方法をお試しください。

  1. 差動ペア配線の改善:配線長を一致させ、間隔を均一に保つ。

  2. グランドビアを適切に配置する:モード変換を防ぐために、グランドビアを信号ビアの近くに配置します。

  3. 適切な終端処理を使用する:反射を避けるため、両端のインピーダンスを一致させる。

試験結果から、コモンモード電流を分離することが重要であることが分かった。研究者らはプローブを用いて、プローブ内部にワイヤーを配置することでこれらの電流を測定した。これにより、EMIの研究やFDTDモデルとの整合性が得られた。

測定技術

それは何をする

結果

コモンモード電流測定

プローブを使用して近傍場電流を測定します。

EMIの結果はFDTDモデルと一致した。

差動モード電流測定

さまざまな設定で合計電流を測定します。

結果は相対的な dBµV 値で表示されます。

FCC規則では、クラスAおよびクラスB製品のコモンモード電流が制限されています。30MHzでは、クラスA製品は24µA未満、クラスB製品は8µA未満に抑える必要があります。

これらのルールに従い、PCB 設計を改善することで、コモンモード放射を削減し、パフォーマンスを向上させることができます。

EMI低減のためのシールドと接地戦略

シールドと接地は、高速プリント基板におけるEMI(電磁干渉)を低減するための優れた方法です。接地は不要な電流に低抵抗の経路を提供し、シールドは電磁界がプリント基板に出入りするのを遮断します。

効果的にシールドするには:

  • 敏感な部分には金属カバーまたは導電性コーティングを使用してください。

  • 高速信号線の下にグランドプレーンを追加して、EMIを吸収します。

  • 隙間がアンテナとして機能しないように、接地接続が連続していることを確認してください。

適切な接地は、差動モード電流の強力な帰還経路を形成します。接地ビアが不均一だと、モード変換が発生し、EMIが増加する可能性があります。研究によると、対称的なレイアウトはEMIを60dB低減できることが示されています。

高速プリント基板の場合、シールドと接地を組み合わせることでEMIを低減できます。これらの方法は信号品質を向上させ、規制基準を満たします。

高速PCBレイアウト設計のための高度なヒント

基準面と制御されたインピーダンストレースの使用

高速設計において信号の明瞭性を保つには、基準プレーンを使用することが重要です。インピーダンス制御された配線も重要です。インピーダンスが変化すると、信号が反射して戻ってきてしまう可能性があります。これはデータの劣化やエラーの原因となります。グランドプレーンと電源プレーンは、信号のスムーズな戻りを助け、EMIを低減します。

配線を行う際は、配線を短くし、鋭角を避けてください。鋭角な曲がりは信号を乱し、EMI(電磁干渉)を増加させる可能性があります。代わりに、滑らかな曲線または45度の角度を使用してください。適切な配線と強力な基準面は、信号をよりクリーンにし、パフォーマンスを向上させます。

ヒント:シミュレーションツールを使用してインピーダンスをチェックし、問題箇所を特定しましょう。

ビアの最小化とトレース長の短縮

高速PCBでは、トレースを短くし、ビアの数を減らすことが効果的です。トレースが短いほど信号遅延が低減し、インピーダンスの不整合が抑えられます。最良の結果を得るには、トレース長を2インチ以下に抑えてください。これにより、信号の強度と信頼性が維持されます。

証拠の説明

キーインサイト

トレースが短いほど良いです。

信号遅延とインピーダンス不整合を低減します。

2 インチ未満のトレースが最適です。

トレースが短いと、遅延や不一致の問題が軽減されます。

ビアを近くに配置します。

グループ化されたビアにより導電性が向上し、抵抗損失が減少します。

信号の流れを改善するには、ビアを互いに近づけて配置します。これにより抵抗が低減し、パフォーマンスが向上します。ビアを多すぎると望ましくない影響が生じる可能性があるため、使用しないでください。

高周波信号を内部層で流す

高周波信号を内層に配置することで、より良い結果が得られます。内層は信号経路を短くするため、遅延が低減し、信号のバウンスを防ぎます。ビアを小さくすることで、スタブやインピーダンスの不整合といった問題も軽減されます。

内層にある電源プレーンとグランドプレーンはさらに効果的です。これらはノイズとクロストークを低減し、信号がスムーズに伝送されるようにします。また、これらのプレーンはグランドバウンスと電源ノイズを低減することで、 EMI(電磁干渉)も遮断します。

注: PCBの層構成はインピーダンスに影響を与えます。配線幅、材料の種類、プレーンまでの距離などが非常に重要です。

PCBのレイヤーを慎重に設計してください。これにより信号強度が向上し、高速設計がよりスムーズに機能します。

高速PCBレイアウトで信号品質を向上させるには、綿密な計画が必要です。配線を適切に行い、良質な材料を使用し、EMIを制御することで改善できます。例えば、5Gネットワ​​ークは、強力なEMIシールドと優れた配線設計によってよりスムーズに動作します。同様に、ガジェットも信号をフィルタリングし、スマートに配線することで、スタイリッシュさを保ちながらEMIを低減できます。

完璧な設計は、あらゆる状況で回路をスムーズに動作させるのに役立ちます。適切な材料を選び、正確に配線し、適切なシールドを追加することで、回路は目的を達成できます。これらのヒントを活用して設計を改善し、常に素晴らしい結果を得ましょう。

FAQ

高速 PCB レイアウトにおける信号の整合性にとって最も重要なことは何ですか?

適切な材料を選ぶことは非常に重要です。信号の明瞭さを保つためには、誘電率(Dk)と誘電正接(Df)が低い材料を選びましょう。これらの特性は、信号損失を低減し、高速設計における性能向上に役立ちます。

高速 PCB 設計で EMI を低減するにはどうすればよいでしょうか?

EMIは、シールド、接地、そして適切なトレース経路を用いることで低減できます。信号線の下にグランドプレーンを配置し、トレースの急激な曲がりを避けてください。電源プレーンの20Hルールは、低周波数におけるEMIの低減に役立ちます。

高速 PCB レイアウトではビアの数を少なくしたほうがよいのはなぜですか?

ビアは信号遅延や不整合を引き起こす可能性があります。ビアの数を減らすことで信号の流れがスムーズになり、反射などの問題を回避できます。ビアを密集させることで信号の流れが改善され、抵抗も低減します。

差動ペアは信号の整合性にどのように役立ちますか?

差動ペアは信号のバランスを保ち、ノイズとEMIを低減します。互いに逆向きの電流を流すことで干渉を打ち消します。配線長と間隔を合わせることで、さらに優れた性能を発揮します。

シミュレーション ツールを使用すると信号の整合性が向上しますか?

はい、シミュレーションツールはインピーダンスの不整合や反射といった問題を検出します。設計を実際に製作する前にテストできるため、高速PCBのパフォーマンスと信頼性が向上します。

ヒント:より精度の高いシミュレーションを行うには、Altium DesignerやCadenceなどのツールを試してみてください。

コメント

あなたのメールアドレスは公開されません。必須項目には*印が付いています。