6層PCBの最も危険な点は、設計の複雑さではありません。ファブの「標準」スタックアップが安全であるという思い込みです。この思い込みが、ある実際のプロジェクトで13,000ドルの損失、18日間のスケジュール遅延、そして顧客デモの遅延を招きました。これらはすべて、2つの内部信号層がプレーンを介さずに隣接していたために発生しました。
6層の各ガイド PCB設計 4層基板が狭くなりすぎたら層を増やすように言われるでしょう。しかし、このアドバイスは幾千もの失敗を生み出しました。層数は電気的なアーキテクチャ上の決定であり、シグナルインテグリティ、歩留まり、そして総コストに影響を与えます。これらの影響は、初めて6層基板を設計するほとんどの人が、立ち上げに失敗するまで気づかないほど複雑に絡み合っています。
6 層 PCB ボードとは何ですか?
定義と基本構造
6層PCBは、6層の導電性銅層と絶縁誘電体を積層したプリント回路基板です。銅層は信号を伝送し、電力を分配し、電磁界の基準面として機能します。誘電体層（通常はプリプレグとソリッドコア材）は、銅層を互いに分離・絶縁します。6層すべては、ビアと呼ばれるドリル加工とメッキによる穴を介して電気的に接続されています。
すべての配線とすべての電源分配が 2 つの外面を共有する 2 層ボードとは異なり、6 層ボードでは、基準プレーンによってシールドされた内層で信号を配線し、電源とグランドを専用の内層に割り当て、外層をコンポーネント接続とアクセス可能な信号用に予約することができます。
6層PCBと2層および4層基板の違い
| 機能 | 2レイヤ | 4レイヤ | 6レイヤ |
| ルーティングレイヤー | 2 | 2-3 | 3-4 |
| 専用グランドプレーン | いいえ | 1典型的 | 典型的には1万～2万 |
| 専用電源プレーン | いいえ | 1典型的 | 1典型的 |
| 内部信号のEMIシールド | なし | 一部 | フル |
| インピーダンス制御の容易さ | 上級 | 穏健派 | グッド |
| ミックスドシグナルアイソレーション | 最小限の | 平面のみを分割 | 別々の平面ペアが可能 |
| コスト乗数 vs 2層 | 1x | 約1.4～1.7倍 | 見積額の約1.8～2.2倍、着地額の2.8～3.5倍 |
6層PCBの主要コンポーネント
物理的な構造は、2層のプリプレグで挟まれた3つのコア基板で構成され、すべて加熱加圧プレスされています。外層には銅箔が積層されています。各層にはフォトリソグラフィープロセスを用いて銅配線がエッチングされています。配線を保護し、はんだ付け可能なパッドを定義するために、両外面にはソルダーマスクが施されています。露出した銅配線には、酸化を防ぎ、はんだ付けを容易にするために表面処理が施されています。
6層PCBスタックアップの説明
PCB スタックアップとは何ですか?
スタックアップとは、基板の電気的および機械的特性を規定する、銅箔層と誘電体層の整然とした配置です。これにより、インピーダンス、プレーン間の静電容量、信号分離、EMIシールド効果、そして機械的平坦性が決定されます。スタックアップの誤りは、6層基板の立ち上げ不良の最も一般的な原因です。これは、完全な再スピンなしには修正できないためです。
標準6層PCBスタックアップ構成
高速信号対応の汎用 6 層 PCB ボードの正しいリファレンス スタックアップは、対称型 3 コア ビルドです。
| 層 | 演算 | 参考文献 / 注記 |
| L1 — 上部信号 | コンポーネント側配線、ファインピッチBGAエスケープ | L2 GNDを基準としたマイクロストリップ |
| L2 — グランドプレーン | ソリッドGND - プライマリEMIシールド | 上記L1および下記L3を参照 |
| L3 — 内部信号 | 高速差動ペア、制御されたインピーダンス | 上はL2、下はL4を基準としたストリップライン |
| L4 — 電源プレーン | プライマリ電源配分 VCC、VDDIO など | 上記L3および下記L5を参照 |
| L5 — 内部信号 | セカンダリルーティング、低速または分離された信号 | 上はL4、下はL6を基準としたストリップライン |
| L6 — グランド / 下部信号 | 下部配線またはソリッドGNDリターン | 上記L5を参照 — マイクロストリップ |
6層PCBスタックアップ構成の種類
すべての6層PCB基板で同じ層割り当てが使用されるわけではありません。構成は、主要な設計制約に基づいて決定する必要があります。
• 標準 SIG/GND/SIG/PWR/SIG/GND: 汎用性が高く、最適な選択肢です。すべての信号層は隣接するプレーン参照を持ちます。ほとんどの混合デジタル設計に適しています。
• 高速ストリップライン: すべての重要な差動ペアをL3とL5に配線し、L1とL6は低速接続用に確保します。5 Gbpsを超えるインターフェースのEMIシールドを最大限に高めます。
• ミックスシグナル: L3をアナログ信号に割り当て、L2に専用のアナログGND、L4にアナログ電源を分配します。デジタルドメインはL5とL6を占有します。デジタルスイッチングノイズがアナログフロントエンドに混入するのを防ぎます。
• 電力整合性の焦点: 厚い中央コアを挟んだ2つの独立した電源プレーン。高電流スイッチングレギュレータのプレーン間容量を最大化します。
育成を台無しにするスタックアップ
初めての6層設計で最もよく見られる故障パターンは、SIG / GND / SIG / SIG / PWR / GNDです。この構成では、L3とL4は直接隣接する2つの信号層となり、その間には薄いプリプレグのみが存在し、どちらにもプレーンリファレンスがありません。ビア遷移におけるリターン電流の行き場がないため、L3とL4間のブロードサイドクロストークは制御不能です。このスタックアップを使用した実際の2022年PCIe Gen2プロジェクトでは、差動インピーダンスの変動が目標の85Ωに対して92～108Ωとなり、組み立てられた50枚の基板でレーン故障が発生しました。
6層スタックアップ構成の最適と最悪
スタックアップが不適切な6層基板、特に中央の隣接する2つの信号層は、L2にしっかりとしたGNDを備えた適切に設計された4層基板よりも多くのEMIを放射します。プレーン層は主要なEMIシールド機構を提供します。すべての信号層は少なくとも片側でプレーンに隣接している必要があります。2つのプレーンの間に埋め込み型配線が理想的です。最悪の構成は、信号層に隣接するプレーンが存在しない配置です。
6層PCBスタックアップで使用される誘電体材料
| 材料 | Dk | 損失正接 | 以下のためにベスト |
| FR-4 | 4.2-4.5 | 0.018-0.025 | 一般的なデジタル、<5 Gbps |
| ロジャース RO4350B | 3.48 | 0.0037 | RF、>10 GHz、制御されたDk |
| イゾラ FR408HR | 3.65 | 0.009 | 高速デジタル、5～25 Gbps |
| パナソニック メガトロン6 | 3.4 | 0.004 | バックプレーン、>25 Gbps SerDes |
6層PCBの厚さと寸法
標準6層PCB厚さオプション
6層基板の標準的な仕上がり厚さは、1.0 mm、1.2 mm、1.6 mm、2.0 mmです。各厚さにおいて、仕上がり寸法を満たすには、コアとプリプレグの厚さの特定の組み合わせが必要であり、これが層間の誘電体間隔、ひいては達成可能なインピーダンス値に直接影響します。
1.6mmが最も一般的な厚さである理由
1.6mm厚は、標準的なコアとプリプレグの組み合わせに対応し、特別な材料注文なしに対称的なスタックアップを実現できるため、6層設計において主流となっています。ほぼすべての商用ファブで標準採用されているため、リードタイムは最短で、価格も最も競争力があります。筐体に厳しい制約がないほとんどのデジタルおよびミックスドシグナル設計では、1.6mm厚が適切な出発点となります。
適切なPCBの厚さの選び方
薄型化にはより薄い誘電体層が必要となり、隣接するプレーンと信号層間の間隔が狭くなります。これによりプレーン間容量が増加しますが、カスタムスタックアップなしではインピーダンス制御が困難になります。実際のプロジェクト例：1.2mm厚の基板で制御インピーダンスを指定しようとしたところ、85Ω差動ペアに必要な誘電体の厚さが薄型化に収まらず、筐体の機械的なクリアランスに違反したため、1.6mmに変更せざるを得ませんでした。スタックアップを確定する前に、必ず筐体の制約を確認してください。
銅の重量とトレース幅の仕様
ほとんどの6層基板では、外層に1オンス銅箔、内層に0.5オンス銅箔が標準で使用されています。高電流アプリケーションではより厚い銅箔も利用可能ですが、より広いトレース間隔とビアのアニュラーリング調整が最小限に抑えられます。標準的な6層プロセスにおける最小トレース幅は、外層で3～4ミル、内層で3.5～4ミルです。最小間隔もこれらの値に準じます。BGAのエスケープルーティングでは、通常、0.8mmピッチで3/3ミルのトレース間隔が必要です。
6層PCB vs 4層PCB：アップグレードするタイミング
最も危険な誤解
6層化の最も一般的な理由は、4層基板の配線が逼迫したことです。層数はスケーラビリティの指標ではありません。SIが良好な高密度の4層基板は、スタックアップが崩れた6層基板よりも優れています。配線の問題を回避するために層を追加すると、問題が基板の奥深くまで押し込まれ、デバッグが困難になることがよくあります。
6層への移行の本当のきっかけ
6 層に移行するという決定は、4 層では解決できない特定の識別可能な電気的制約によって決定される必要があります。
• 重要な信号に対するリファレンス プレーンの隣接性が枯渇しています。すべての高速信号は、すぐ隣接する層にリターン プレーンを必要としますが、4 層スタックではそれを提供することができません。
• 同時に複数の独立したリターン パス (デジタル、アナログ、RF ドメイン) が必要です。これらのパスは、単一のプレーン ペアを共有すると破壊的に結合します。
• エスケープにより両方の外側の層が消費され、内部信号への参照が残らない BGA から、500 MHz エッジ レートを超える 8 ～ 10 個を超える高速差動ペアをルーティングしています。
• 4 層基板上の分割プレーンでは実現できない、専用の電源プレーン拡散インダクタンスが必要です。
4層PCBでも十分な場合
50MHz未満の信号を扱う高密度基板は、規律あるファンアウト、直交配線、そしてビアの最適化によって、4層で無期限に動作させることができます。多くのIoTおよび低速産業用制御基板は、配線の見直しと部品配置の最適化によって4層制約をクリアできるにもかかわらず、6層という過剰な仕様になっています。
コスト比較: 4層PCB vs 6層PCB
6層基板の見積価格は、通常、同じサイズと銅箔重量の4層基板の1.8～2.2倍です。これは見積依頼書（RFQ）に記載される数値です。プロトタイプの再加工、歩留まり調整後のスクラップ量、断面検証のためのNREを考慮した実際の着地コストは、4層基板の2.8～3.5倍になります。2023年のある生産プロジェクトでは、500個で1個あたり18ドルの見積価格でしたが、2種類の樹脂と歩留まり低下を考慮すると、1個あたり実質62ドルになりました。見積価格ではなく、実際のコストを考慮して予算を立ててください。
6層PCB設計ガイドライン
信号ルーティングのベストプラクティス
高速差動ペアは、2つのプレーン層に挟まれた内側の信号層に配線します。内側のストリップライン配線は、外側のマイクロストリップライン配線よりもEMIシールド性に優れ、インピーダンスの予測可能性も高くなります。設計に内側層配線オプションがない限り、重要な信号を外側の層に配線することは避けてください。外側の信号は電磁放射しやすく、組み立て時の損傷を受けやすいためです。
隣接する信号層間では、直交する配線方向を使用します。L1が主にX方向に配線されている場合、L3は主にY方向に配線する必要があります。これにより、層間遷移におけるビア間のクロストークが最小限に抑えられ、一貫したトレース形状でインピーダンス制御された配線を容易に実現できます。
電源およびグランドプレーンの設計
6層基板のパワーインテグリティ（電力整合性）の優位性は、電源プレーンとグランドプレーンのペア間の密接な結合にあります。L4と隣接するグランドプレーン間の誘電体を製造上可能な限り薄くすることで、この優位性を最大限に高めることができます。標準的な構成では、4～6ミルのプリプレグを使用します。デカップリングコンデンサは各IC電源ピンから200ミル以内に配置し、電源プレーンへのビアとグランドプレーンへのビアはコンデンサ本体の両側に対称に配置します。信号トレースを電源プレーンの分岐に配線することは避けてください。リターン電流が分岐を通過すると、放射状のループが発生します。
6層PCBにおけるインピーダンス制御
6層基板におけるインピーダンス制御は、信号層とそれに最も近い基準面との間の誘電体の厚さ、トレース幅、および材料の誘電率に依存します。内側のストリップライン層は、表面の影響から保護され、積層構造の中央部における層間変動がより均一であるため、外側のマイクロストリップ層よりもインピーダンス許容度が高くなります。
専門家の見解：プリプレグの厚さが0.5ミル（約1.2mm）変化すると（一般的なファブのプロセスウィンドウ内では十分許容範囲内）、公称50Ωのストリップラインのトレースが58Ωに変化します。8Gbpsでは、この変化はアイパターンを塞ぎます。スタックアップ仕様だけでなく、初回製造品のインピーダンス試験クーポンデータも必ず確認してください。
インピーダンス制御は必ずしも適切な仕様とは限らない。2024年のある医療機器設計では、わずか2層のトランジションで40mm以下のトレース幅で5GbpsのUSB 3.2 Gen1を実現していた。インピーダンス制御を規定すると、製造コストが38%増加し、リードタイムが3週間延長し、筐体の規格に違反する厚い基板を余儀なくされる。この基板は、7/7ミルのトレース幅、直列ダンピング抵抗、5mm長の整合を備えた標準スタックアップで構築された。最初のスピンでEMCおよび機能検証に合格した。インピーダンス制御の仕様規定は、10Gbps超、150mmを超えるトレース幅、およびマルチトランジションBGA配線に不可欠であり、すべての差動ペアに必須というわけではない。
6層PCBで使用されるビアの種類
• メッキスルーホール: 全6層を接続する標準ビア。低コストで、広く入手可能です。最後に使用した層の下のビアスタブは、3GHzを超える周波数で共振を引き起こします。この共振が問題になる場合は、バックドリルを使用してください。
• ブラインドビア: 外層と内層のみを接続します。ビアスタブは不要です。高密度基板上のファインピッチBGAエスケープに必要です。製造コストが25～40%増加します。
• 埋め込みビア: 基板表面からは見えない内層のみを接続します。高密度HDI設計に使用されます。コストが大幅に増加し、連続積層が必要となります。
• ビアインパッド: SMDパッドに直接ビアを貫通させて形成します。BGAピッチを最も狭くすることが可能です。リフロー時のはんだ上がりを防ぐため、ビアを充填しキャップで覆う必要があります。0.5mmピッチBGAの標準です。
EMIとEMCの設計上の考慮事項
デジタル6層基板における主要なEMIメカニズムは、信号トレースと隣接プレーン上のリターン電流パスとの間に形成されるループです。このループを最小限に抑えるには、信号トレースをプレーンの分割線やリファレンスプレーンのギャップをまたがって配線しないでください。ビアスティッチング（基板の周囲と信号領域間に一定間隔で配置されたグラウンドビア）を使用することで、層間の遷移部分に低インピーダンスのリターンパスを作成できます。スティッチングビアは、高速ネット上のすべての信号ビアから200ミル以内に配置してください。
6層PCB設計における熱管理
露出パッド部品の下に、サーマルビアをグリッドパターンで配置し、上面パッドを内部GNDプレーンに直接接続します。直径0.3mm、ピッチ0.6mmのビアをグリッド状に配置することで、内部の銅箔部への効果的な熱拡散を実現します。高電力セクションでは、内部のPWRプレーンとGNDプレーンがヒートスプレッダとして機能し、熱負荷がPCBエッジや外部ヒートシンクに到達する前に分散させます。
6層PCB製造プロセス
ステップバイステップ：6層PCBの製造方法
• ステップ1 - 内部コアの準備: 2 つの内部コア基板は銅箔でコーティングされ、フォトリソグラフィーで回路パターンを露光し、設計された銅のトレースとプレーンだけを残すようにエッチングされます。
• ステップ2 - 酸化物処理: 銅の内側表面は化学処理されており、積層中に銅とプリプレグ間の接着性が向上します。
• ステップ3 — ラミネート: すべての層（コア、プリプレグシート、外側の銅箔）は正確に位置合わせされて積み重ねられ、プリプレグ樹脂が流れて硬化するまで熱と圧力がかけられてプレスされます。
• ステップ4 — 掘削: 機械ドリリングは、PTHビアと部品実装用の貫通穴を作成します。レーザードリリングは、HDI設計用のブラインドマイクロビアを作成します。この工程におけるビアの位置精度が、層間のレジストレーション品質を決定します。
• ステップ5 — 銅メッキ: ドリルで開けた穴は無電解銅でメッキされ、その後電解銅でメッキされてビア壁の厚さが増します。
• ステップ6 — 外層のエッチング: 外側の銅箔をパターン化およびエッチングして、L1 および L6 のトレースとパッド、プレーンを作成します。
• ステップ7 - はんだマスクの適用: 液体の写真画像化可能なはんだマスクを塗布し、露光し、現像して、パッドを露出させたままトレースを覆います。
• ステップ8 — 表面仕上げ: 露出した銅パッドに最終的な表面仕上げが施されます。
• ステップ9 — テストと検査: 電気的導通および絶縁テスト、AOI、断面分析、テストクーポンのインピーダンス検証。
登録許容差の問題 — なぜそれがスペックシートよりも重要なのか
中堅メーカーでは、6層ビルドでは層間レジストレーションを±0.075～0.1mmに抑えるのが一般的ですが、4層ビルドでは±0.05mmです。ビアサイズが0.15mmの場合、このレジストレーション公差により、ビアの環状リングがIPCクラス2の最低適合基準のギリギリに達する可能性があります。フライングプローブによる電気試験に合格した基板でも、構造的に弱いビアが残存している可能性があり、現場での熱サイクルストレスによって破損する可能性があります。これは、量産段階になって初めて顕在化する、隠れた歩留まりの問題です。
表面仕上げオプション
| 表面仕上げ | 最適なアプリケーション | 主な考慮事項 |
| ENIG | ファインピッチBGA、ワイヤボンディング | Ni/Auの厚さを制御しないとパッドが黒くなるリスクがある |
| HASL鉛フリー | コスト重視、スルーホール主体 | 0.5mmピッチSMD上の凹凸 |
| OSP | 大量生産SMD、シングルリフロー | 保存期間 <12 か月。再加工には適さない |
| 液浸銀 | 高周波RF、>10GHzアプリケーション | 変色しやすいので、注意して保管してください。 |
| 浸漬錫 | プレスフィットコネクタの用途 | 適切に指定されていない場合の錫ウィスカーリスク |
品質試験と検査
自動光学検査は、エッチング後および組み立て後の全6層をスキャンし、断線、短絡、および機能欠落を検出します。フライングプローブまたはベッドオブネイルテストにより、すべてのネットの導通と絶縁を検証します。インピーダンス制御設計の場合、パネルの周囲に配置されたテストクーポンを断面化し、TDRで測定することで、実装後のインピーダンスが仕様を満たしていることを確認します。各ロットからサンプル基板を採取し、断面解析を実施することで、誘電体の厚さ、銅めっきの均一性、およびビアの位置合わせ精度を測定します。
6層PCBのコスト要因
6 層 PCB の価格を決定するものは何ですか?
見積単価は、基板寸法、銅箔重量、材料選定、ビアの複雑さ、表面仕上げ、そして発注数量によって決まります。これらの変数はすべて見積依頼書（RFQ）で確認できます。一方、見積依頼書には記載されていない変数（歩留まり、リスピン確率、そしてプロセス検証のNRE）は、プロジェクト総コストを大きく左右します。
| コスト要因 | 見積価格の影響 | 隠れた/着地コストの影響 |
| ボードサイズ | 直接 - パネル面積あたりの価格 | 低い — 予測可能 |
| 材料 | 専門分野では2～5倍の増加 | 中程度 - 特殊品のリードタイムは長くなる可能性があります |
| ビアタイプ | ブラインドビアの場合 +25～40% | 中程度 — 密度の節約によって相殺される |
| 表面仕上げ | ENIGの場合は+$0.50～2.00/ユニット | 低い — 予測可能 |
| 注文数量 | 標準数量割引 | 低い — 予測可能 |
| レイヤー登録許容値 | RFQには表示されません | HIGH — 大量生産時に歩留まり低下を促進 |
| 誘電体の厚さのばらつき | RFQには表示されません | HIGH — SIリスピンを駆動する |
| インピーダンスクーポンNRE | 引用されることもあるが、そうでないこともよくある | HIGH — 2～3番目の注文でサイレントに追加 |
| 断面検証 | 引用されることもあるが、そうでないこともよくある | HIGH — あらゆる利回りイベント後に必要 |
実質コスト乗数 ― 調達担当者が知っておくべきこと
生産追跡による実際の比率：6層基板の見積価格は4層基板の1.8～2.2倍ですが、歩留まり損失、リスピンNRE、プロセス検証コストを考慮すると、実際には2.8～3.5倍になります。アジアの中堅ファブにおける標準的な6層基板のファーストパス歩留まりは70～85%であるのに対し、4層基板では95%以上です。スクラップ率の差だけでも、量産時の実効単価に10～25%の上昇をもたらします。
品質を損なわずに6層PCBのコストを削減する方法
• スタックアップを標準化します。 信号要件が許す限り、ファブの標準6層構造をご使用ください。カスタムスタックアップはセットアップコストとリードタイムの増加につながります。
• ビアのサイズをファブのスイートスポットに合わせる: ビアの直径を 0.2 mm 以上に設計すると、歩留まりの低下とコストの増加につながる厳しい公差のドリル加工を回避できます。
• 予備制御インピーダンスの呼び出し: 本当に必要なレイヤーとネットにのみ適用してください。すべてのレイヤーでインピーダンス制御を実装すると、低速ネットではメリットがなく、製造コストとリードタイムが増大します。
• 生産前検証ロットを実行します。 量産開始前にフルパネルサイズで50～100枚の基板を検証します。検証にかかるコストは、初回量産時の20～30%のスクラップ率にかかるコストよりも常に低くなります。
6層PCBボードの用途
6層化によるコストプレミアムは、電気的要件が層数が少ないとどうしても満たせない場合に正当化されます。このようなアプリケーションには共通の特性があります。複数の高速シリアルインターフェース、物理的な分離を必要とするミックスドシグナルドメイン、あるいは部品密度が高く、ビアによる信号整合性の劣化なしに4層配線を行うことが不可能な場合などです。
• 高速コンピューティングとサーバー ハードウェア: PCIe Gen3/4、DDR4/5、25G イーサネット インターフェイスでは、すべてのビア遷移におけるインピーダンス制御とプレーンの連続性がオプションではなく必須です。
• 通信機器： 高速シリアル リンク、アナログ電源管理、RF フロント エンドが 1 つのボード上に共存するマルチポート ルーター、スイッチ、ベース ステーション モジュール。
• 医療診断機器: スイッチング ノイズの結合を防ぐために各信号ドメインに専用のプレーン ペアを備え、デジタル処理ドメインからの分離を必要とするアナログ フロントエンド回路。
• 自動車向けADASとインフォテインメント： 厳格な EMC 要件と広い温度範囲を備えた単一のボード上で、高速ビデオ インターフェイス、CAN/LIN、RF が共存します。
• 産業用制御システム: 単一のボード上に、分離されたアナログ測定チャネル、高電流 PWM 出力、および通信インターフェイスを備えた混合電圧設計。
• 航空宇宙と防衛: 信号の整合性、熱信頼性、長い耐用年数の要件と比較して、コストプレミアムが二次的な考慮事項となるアプリケーション。
6層PCBは、配線スペースが広くなっただけの4層基板ではありません。根本的に異なる電気アーキテクチャであり、スタックアップ、リターン電流管理、インピーダンス制御、製造プロセス品質など、特定の制約が課せられます。1つのトレースを配線する前に下される決定、つまりスタックアップ構成、誘電体材料、ビア戦略、ベンダー選定が、設計が最初の試行で成功するか、あるいは高くつく教訓となるかを決定します。
6層基板の真のコストは、見積依頼書（RFQ）に記載された単価ではありません。見積価格、想定されるリスピンコスト、歩留まり調整後の量産時のスクラップ率、そして2回目の発注まで反映されない工程検証のためのNRE（非製造コスト）の合計です。計画数量として4層基板相当の2.8～3.5倍を予算に計上し、量産開始前に実際のデータを用いてベンダーの工程能力を検証してください。
6 層 PCB はあなたのプロジェクトに適していますか?
| 信号要件 | スタックアップ拘束 | おすすめ |
| <50 MHz、中程度の密度 | 高速リファレンスプレーンの要件なし | 4レイヤーを維持し、まずレイアウトを最適化します |
| 500 MHz～5 Gbps、BGA、ミックスドシグナル | ドメインごとに独立した平面ペアが必要 | 6層 - 対称3コアビルドを使用 |
| >5 Gbps SerDes、バックプレーン | 厳密なインピーダンス制御、低損失材料 | 最低6層 - 特殊誘電体を検討 |
| RF + デジタル共存 | 分離されたGNDドメインが必要 | 6層 - 専用アナログ/RFプレーンペア |
クイックリファレンス: 主要数値
| メトリック | 値 |
| 見積価格乗数と4層 | 1.8倍～2.2倍 |
| 実質着地コスト乗数 | 2.8倍～3.5倍 |
| ファーストパス歩留まり - 6層、中規模ファブ | 70〜85％ |
| ファーストパス歩留まり - 4層、中規模ファブ | 95%以上 |
| レイヤー登録許容範囲 - 標準6レイヤー | ±0.075～0.1mm |
| 誘電体の厚さのばらつき（標準） | ±0.8ミル |
| 標準的な6層プロセスにおける最小トレース/スペース | 3～4ミル / 3～4ミル |
| PCIe Gen2 リスピン（実際のプロジェクト、2022年） | 13,000ドル + 18日間のスリップ |
| 医療機器：制御インピーダンスと標準コスト | 11.40ドル vs 8.25ドル/ボード + 3週間の遅延 |
| 6層を考慮するための高速ペアの閾値 | 8～10 差動ペア以上、500 MHz エッジレート以上 |
6層PCBボードに関するよくある質問
6 層 PCB の標準的な厚さはどれくらいですか?
最も一般的な仕上がり厚さは1.6mmで、多くの商用ファブでデフォルトの6層構造として使用されています。1.0mmと1.2mmはスペースに制約のあるアプリケーション向けに用意されていますが、カスタムスタックアップの検討が必要です。2.0mmはバックプレーンおよび高出力アプリケーションで使用されます。厚さを指定する前に、筐体の制約を確認してください。制御インピーダンスのコールアウトにより、デフォルトよりも厚い基板が必要になる場合があります。
高速信号に最適なスタックアップ構成は何ですか?
SIG / GND / SIG / PWR / SIG / GND 構成の対称型3コア構造により、すべての信号層に直接プレーン参照が提供されます。最も重要な高速差動ペアをL3に配線することで、EMIシールド効果を最大限に高め、インピーダンスを最も予測しやすくします。2つの信号層をプレーンを介さずに直接隣接させるスタックアップは避けてください。
6 層 PCB の価格はいくらですか?
見積単価は通常、同等の4層基板の1.8～2.2倍です。プロトタイプの再加工、歩留まり調整後のスクラップ量、プロセス検証のNRE（非定常実効コスト）を含む実質的な着地コストは、4層基板の2.8～3.5倍です。1ユニットあたり18ドルの見積りだったプロジェクトは、歩留まりイベントと2種類の樹脂の使用により、実質62ドルで着地しました。見積価格ではなく、着地コストの乗数を考慮して予算を立ててください。
6 層ボードでインピーダンスの制御が必要になるのはいつですか?
インピーダンス制御は、約1Gbpsを超える信号でトレース長が100～150mmを超える場合、または複数層遷移を伴うBGAエスケープルーティングを備えたマルチギガビットインターフェースに必須です。中程度の速度で短いトレース長の場合、必ずしも必要ではありません。トレース長が40mm未満のUSB 3.2 Gen1設計は、初回実装基板でのTDR測定で検証でき、正式なインピーダンス評価なしで合格できる場合があり、製造コストとリードタイムを節約できます。
6 層ボードを注文する前に PCB ベンダーに尋ねる最も重要な質問は何ですか?
標準的な6層構造における層間レジストレーション公差と誘電体厚さ公差について、最近の類似パネルの断面データに基づいて実際に確認し、問い合わせてください。実数値ではなくIPCクラス参照値で回答するベンダーは、独立した検証を実施しない限り、そのプロセス管理を信頼すべきではありません。
4 レイヤーのデザインを 6 レイヤーに変換できますか?
はい、可能ですが、変更は機械的なものではありません。スタックアップアーキテクチャ、リファレンスプレーンの割り当て、電源配分を再検討せずに、既存の4層レイアウトに2層を追加するだけでは、シグナルインテグリティの問題を解決できず、新たな問題が発生する可能性があります。6層への移行は、基板のサイズ変更ではなく、アーキテクチャの再構築として捉えてください。
6 層 PCB 設計に最適なソフトウェアは何ですか?
Altium Designer、Cadence Allegro、KiCad 7+ はすべて、制御されたインピーダンス設計ルールとインタラクティブな高速配線を備えた6層設計をサポートしています。SI要件を満たす6層設計の場合、インピーダンスが重要なトレースを配線する前に、レイアウトツールのスタックアップエディタとインピーダンス計算ツールを、デフォルト値ではなく、ファブの実際のスタックアップデータで設定する必要があります。