PCB設計の準備
1. ハードウェアCに付属する情報
●紙と電子ファイル、エラーのないネットワーク テーブルを含む正確な回路図。
● コンポーネント コードが記載された公式 BOM。ハードウェア エンジニアは、パッケージ ライブラリにないコンポーネントの DATASHEET または物理オブジェクトを提供し、ピンが定義されている順序を指定する必要があります。
● PCBの概略レイアウト、または重要なユニットやコア回路の位置を示します。PCBの形状、取り付け穴、部品の配置、禁止領域などの関連情報を示すPCB構造図も提供します。
2.設計前の基本的な設計要件
● 1A以上の高電流部品およびネットワーク。
● 重要なクロック信号、差動信号、高速デジタル信号。
● アナログの小信号やその他の妨害を受けやすい信号。
● その他特別に必要な信号。
3. 特別なリクエストに関する注意事項
● 差動配電線路、シールドを必要とするネットワーク、特性インピーダンスネットワーク、等遅延ネットワークなど
● 特殊部品、はんだペーストオフセット、はんだレジスト開口部、その他の構造上の特殊要件に対する配線禁止領域。
● 回路図を注意深く読んで、回路のアーキテクチャと回路の動作条件を理解します。
● ハードウェア エンジニアとの徹底したコミュニケーションに基づいて、PCB 内の重要なネットワークを確認し、高速コンポーネントの設計要件を理解します。
設計プロセス
1. 固定部品の梱包
● ネットワークテーブルを開き、すべてのパッケージを参照し、すべてのコンポーネントのパッケージが正しく、コンポーネントライブラリにすべてのコンポーネントのパッケージが含まれていること、ネットワークテーブル内のすべての情報が大文字になっていること、片側に問題がないか、PCB BOMが連続していないか、コンポーネントの具体的な命名が会社の標準化された命名に従って命名されているかを確認します。標準コンポーネントはすべて、会社の統一されたコンポーネントライブラリにパッケージ化されています。
● コンポーネントライブラリに存在しないパッケージについては、ハードウェアエンジニアがコンポーネントの DATASHEET または物理オブジェクトを提供し、ライブラリ構築を専門とする担当者にライブラリ構築を依頼し、相手方に確認を依頼する必要があります。
2. PCBボードフレームを構築する
● 取り付け穴、配線禁止領域、その他の関連情報を含む PCB 構造図または対応するテンプレートに従って PCB ファイルを作成します。
● 寸法の決定 PCB の正確な構造はドリル穴あけ加工の段階で示す必要があり、閉じた寸法の決定は不可能です。
3. ネットワークテーブルをインポートする
● ネットリストをインポートし、すべての読み込みの問題をトラブルシューティングします。EDA ソフトウェアごとに異なるため、その処理方法についてはチュートリアルを確認してください。
● EDA ソフトウェアを使用している場合は、インポートが正しいことを確認するために、ネットリストを 2 回以上 (プロンプト メッセージなしで) インポートする必要があります。
4.PCBレイアウト
● 最初のステップは基準点を決定することです。一般的に、基準点は左端と下端の境界線の交点（または延長線の交点）、またはプリント基板のインサートの最初のパッドに設定されます。
基準点が決定したら、その基準点に基づいて部品のレイアウトと配線を行います。レイアウトには10～25ミルのグリッドが推奨されます。
● 必要に応じて、まず位置決め要件を満たすすべての要素を固定してロックします。
●レイアウトの基本原則：
① 難しいことを簡単なことより優先し、大きなことを小さなことより優先するという原則に従ってください。
②レイアウト：ハードウェアエンジニアが提供する回路図と大まかなレイアウトを参考に、信号フローパターンに従って主要なオリジナルデバイスを配置します。
③ 接続線の合計は可能な限り短くし、重要な信号線は最短にします。
④ 強い信号、弱い信号、高電圧信号、弱電圧信号は完全に分離する必要があります。
⑤高周波部品は適切な間隔をあける必要がある。
⑥ アナログ信号とデジタル信号を分離する。
● 同一構造の回路部品は可能な限り対称レイアウトを採用してください。
● 均等な配分、重心のバランス、見た目の美しさなどの基準に従ってレイアウトを最適化します。
● 同じ列にある部品は、X方向またはY方向に整列させる必要があります。製造とデバッグを容易にするため、同じ列にある有極ディスクリート部品もX方向またはY方向に整列させる必要があります。
● コンポーネントは、デバッグとメンテナンスが容易になるように配置する必要があります。小型コンポーネントを大型コンポーネントの横に配置したり、デバッグが必要なコンポーネントの周囲に十分なスペースを確保したりする必要があります。発熱コンポーネントには、放熱のための十分なスペースを確保する必要があります。また、放熱コンポーネントは発熱コンポーネントから離して配置する必要があります。
● デュアルインラインコンポーネントは互いに 2 mm 以上離す必要があります。
- 抵抗器やコンデンサなどの小型SMD部品は、互いに0.7 mm以上離して配置する必要があります。SMD部品のパッドの外側は、隣接するカートリッジ部品のパッドの外側から2 mm以上離す必要があります。プラグインデバイスは、圧着部品から5 mm以内に配置しないでください。SMD部品は、はんだ付け面から5 mm以内に配置しないでください。
● 集積回路のデカップリングコンデンサは、高周波においては最短距離の原則に基づき、チップの電源ピンに可能な限り近づけて配置する必要があります。コンデンサと電源およびグラウンドとの間には最短回路を形成する必要があります。
● バイパス容量は IC の周囲に均等に分散する必要があります。
● コンポーネントをレイアウトする際は、将来の電源分割を容易にするために、同じ電源を使用するコンポーネントは可能な限り一緒に配置することを考慮する必要があります。
● インピーダンス整合の目的で使用される抵抗性デバイスと容量性デバイスの配置は、それぞれの特性に応じて合理化する必要があります。
マッチングコンデンサと抵抗のレイアウトは明確に定義する必要があり、複数の負荷の端子マッチングは信号の最も遠い端に配置する必要があります。
●マッチング抵抗器の配置は信号の駆動端の近くにする必要があり、距離は通常500m以下です。
● 文字を調整します。組み立て後に文字情報が明瞭に見えるように、すべての文字が上側のディスクに収まらないようにしてください。すべての文字はX方向またはY方向で一致している必要があります。文字とシルクリードのサイズは均一である必要があります。
● PCBのMARKポイントを配置します。
5．基板配線
●配線の優先順位
①疎密の原則：プリント基板上の接続関係が単純な装置から配線を開始し、最も接続が疎な部分から配線を開始して個々の状態を規制します。
② コア優先の原則：例えば、DDR RAMなどのコア部品は配線を優先し、類似の信号伝送ラインには専用の層、電源、グランドループを設ける必要があります。その他のマイナー信号は全体として考慮し、主要信号と衝突しないようにする必要があります。
③キー信号線優先：電源、アナログ小信号、高速信号、クロック信号、同期信号などのキー信号を優先配線します。
● 接地回路のルール。
ループ最小ルール、つまり、信号線とそのループを構成するリング面積は可能な限り小さくする必要があります。リング面積が小さいほど、外界への放射が少なくなり、外界からの受信妨害も小さくなります。このルールについては、グランドプレーンの分割において、グランドプレーンの配置と重要な信号の配置を考慮して、サンディンのグランドプレーンスロットなどによってもたらされる問題を防止します。2層基板設計では、電源に十分なスペースを残す場合、必要に応じてグランドの一部を残して埋め、必要な穴を増やす必要があります。これにより、信号の両側が効果的に接続され、メーターに接続されます。一部の重要な信号は、グランドを使用して分離しようとします。一部の高周波設計では、特別な配慮が必要です。一部の高周波設計では、グランドプレーンの信号ループに特別な配慮が必要であり、多層基板の使用が推奨されます。
● スクランブル制御：
PCB上の異なるネットワーク間で長い並行配線が相互干渉を引き起こす主な原因は、並行配線間の分布容量と分布インダクタンスの影響です。この干渉を克服するための主な対策は、並行配線間の距離を広げ、3Wルールに従うことです。
● シールド保護：
グランド ループのルールに対応して、実際には、信号ループ領域を最小限に抑えることも重要です。クロック信号、同期信号など、一部のより重要な信号に対しては、特に重要な高周波信号に対しては、銅軸ケーブルのシールド構造設計の使用を検討する必要があります。つまり、布線の上下と左右のグランド ラインを分離するだけでなく、グランドのシールドを効果的に許可する方法と実際のグランド プレーンを効果的に組み合わせることも検討する必要があります。
● 配置方向制御のルール:
隣接する層の配列方向を直交構造にすることで、隣接する層で異なる信号線が同じ方向になることを避け、不要な層間干渉を減らします。基板の構造上の制限によりこの状況を回避することが難しい場合、特に信号速度が高い場合は、配線層のグランドプレーン分離、信号線のグランド分離を考慮する必要があります。
● インピーダンス整合ルール：
配線幅は、同一ネットワーク内で均一である必要があります。配線幅のばらつきは、配線の特性インピーダンスの不均一性や高速伝送時の反射を引き起こす可能性があるため、設計においては可能な限り回避する必要があります。コネクタのリード線、BGAパッケージのリード線など、特定の条件下では線幅のばらつきを避けられない場合があり、中間的なばらつきの実効長は最小限に抑える必要があります。
- アライメント長さの制御ルール:
配線長制御ルール、すなわちショートラインルールに基づき、設計においては配線長を可能な限り短くすることで、配線長に起因する干渉問題を軽減する必要があります。特にクロックラインなどの重要な信号ラインでは、発振器をデバイスのすぐ近くに配置することが重要です。複数のデバイスを駆動する場合は、具体的な状況に応じて、どのようなネットワークトポロジーを使用するかを決定する必要があります。
- 面取りのルール:
PCB設計において、鋭角や直角は避けるべきです。不要な放射が発生し、プロセス性能が低下する可能性があります。すべてのライン間角度は135°以上である必要があります。
- 電源層とグランド層の整合性ルール:
伝導穴の密度が高い領域では、電源層とグランド層の掘り込み領域で穴が相互接続して平面層が分割されないように注意する必要があります。分割されると平面層の整合性が損なわれ、グランド層の信号線のループ領域が増加する可能性があります。
- 3Wルール:
配線間の干渉を低減するためには、配線間隔を十分に確保する必要があります。配線の中心が配線幅の3倍以上であれば、70%の電界が互いに干渉しない状態を維持できます。これは3Wルールと呼ばれます。98%の電界が互いに干渉しない状態を実現したい場合は、10Wルールを適用できます。
●規則20H：
電源層とグランド層間の電界は変化するため、基板のエッジから電磁干渉が外側に放射されます。これはエッジ効果と呼ばれます。電源層を内側に縮小することで、電界がグランド層の範囲内でのみ伝導されるようにすることが可能です。20H（電源層とグランド層間の誘電体の厚さ）で換算すると、70Hの縮小で電界の100%がグランドエッジに閉じ込められ、98Hの縮小で電界のXNUMX%がグランドエッジに閉じ込められます。
セットアップルール
1.積み重ね順序の整理
● 高速デジタル回路では、電源層とグランド層を可能な限り近づけ、その間に配線を配置しないでください。
すべての配線層は可能な限りプレーンに近く、グランドプレーンは絶縁層として優先されます。
● 信号間の干渉を最小限に抑えるために、隣接する配線層の信号方向は互いに直交する必要があり、同じ方向を避けることができない場合は、隣接する信号層の同じ方向の信号の重なりを確実に避ける必要があります。
● 要件に応じて複数のインピーダンス層を設定できます。インピーダンス層には必要に応じて明確にラベルを付け、基準層の選択に注意し、インピーダンス要件を満たすすべての信号をインピーダンス層の上に配置します。
2.線幅、行間隔を設定します
● 平均信号電流が比較的大きい場合は、線幅と電流の関係を考慮する必要があります。詳細については、次の表、さまざまな厚さと幅の銅プラチナの電流容量表を参照してください。
3．オーバーホールの設置
穿孔パッドと穴径の設定には次の表が使用できます。
