PCB設計における55ルール

PCB設計では、信号トレースの間隔を少なくとも幅の5倍に保つために55ルールを使用します。このルールは高速回路において特に重要です。このルールに従うことで、信号の整合性が向上し、EMIやクロストークなどの問題が軽減されます。よりクリーンな信号と、より信頼性の高いパフォーマンスが得られます。

主要なポイント（要点）

55ルールとは、信号トレースを少なくとも幅の5倍離して配置することを推奨するものです。これにより、信号強度が維持され、干渉が軽減されます。
高速信号用の配線を太くすることで抵抗を下げ、信号を強く保ち、ノイズによる動作への影響を防ぎます。
高速配線は短くし、鋭角なコーナーを避けてください。これにより信号損失が低減し、よりクリーンな信号経路が得られます。
シミュレーションツールを使って、実際に設計する前に設計を検証しましょう。これにより、問題を早期に発見し、設計を改善できます。
PCBメーカーに何ができるか相談しましょう。彼らの限界を知ることで、彼らにとって最適な設計が可能になります。

PCB設計における55のルールの概要

55ルールとは何ですか?

55ルールは、PCB上の配線パターンの間隔とサイズを決める際に役立ちます。このルールでは、配線パターン間の間隔を、配線幅の5倍以上離すように定めています。このルールに従うことで、高速回路における不要な影響を防ぐことができます。配線パターン間の間隔が広ければ、信号が互いに干渉し合うことが少なくなり、信号が1つの場所から別の場所へ移動しやすくなります。55ルールは、PCBが高速信号に対して適切に機能するのに役立ちます。

技術的根拠と起源

信号品質にとって55ルールが重要な理由を理解しておく必要があります。主な考え方は、信号がループする場所と、トレースの幅と間隔を制御することです。55ルールを適用することで、ノイズや電圧スパイクなどの問題を軽減できます。また、信号が電源トレースと混ざり合ってミスが発生するのを防ぐこともできます。

ヒント: 55 ルールにより、特に高速信号の場合、PCB の動作が改善されます。

以下の表は、PCB 設計における 55 ルールをサポートする科学的アイデアを示しています。

原則	説明
寄生インダクタンスを最小限に抑える	電源トレースが短いとループ領域が小さくなり、高 di/dt 回路で電圧リンギングを止めるのに役立ちます。
高電流トレースには外層を使用する	外側の層は冷却効果が高く、ビアを多く使用すると高電流にも役立ちます。
信号と電源のトレースの結合を防ぐ	容量結合を阻止し、信号をクリーンな状態に保つために、信号トレースは電源トレースと直角に交差する必要があります。

それぞれの原則は、信号を強くクリーンに保つのに役立ちます。配線のループを抑えることで寄生インダクタンスを低減します。高電流配線には外層を配置することで、熱と電流の抑制に役立ちます。信号配線と電源配線を離すことで、不要な混入を防ぎます。これらのステップはすべて55ルールの有効性を高め、より良い結果をもたらします。高速PCB設計.

高速PCB設計の重要性

シグナルインテグリティへの影響

高速PCB設計では、信号をクリーンかつ強力に保つ必要があります。55ルールは、各信号トレースを互いに十分に離すことで、これを実現します。このルールに従うことで、信号経路を短く直線的にすることができます。これにより、信号がノイズを拾ったり強度が低下したりすることを防ぐことができます。また、信号が跳ね返ってエラーを引き起こすことも防ぎます。

55ルールは、信号ループ面積の最小化に重点を置いているため、高速PCB設計において非常に重要です。これは、クロック速度が高い場合や信号の立ち上がり時間が速い場合に特に重要です。ループ面積が小さいほど、信号が不要なノイズを拾う可能性が低くなります。このルールを適用することで、PCBの性能が向上します。

注: 信号パスがクリーンであれば、問題が少なくなり、回路の信頼性が高まります。

EMIとクロストークの低減

PCBでは、EMIやクロストークといった問題を回避する必要があります。EMIは電磁干渉（Electromagnetic Interference）の略です。クロストークは、ある信号が近くの別の信号に影響を与えることで発生します。どちらも回路の故障や異常動作を引き起こす可能性があります。

これらのリスクを軽減するには、「55ルール」を活用できます。トレースを離すことで、ある信号が別のトレースに飛び移る可能性が低くなります。また、外部ノイズが信号に侵入しにくくなります。これにより、高速PCB設計の信頼性が向上します。

55 ルールに従うと次のようなメリットが得られます。

信号エラーのリスクが低い
ランダムリセットや不具合の減少
全体的なパフォーマンスの向上

信号を分離し、強力に保つことで設計を改善できます。これにより、高速動作でも良好に動作するPCBが実現します。

PCBレイアウトにおける55ルールの適用

トレース幅と間隔のガイドライン

適切なトレース幅と間隔を選ぶ必要があります。55ルールでは、トレース間の間隔は幅の5倍にすべきとされています。これにより、各信号をノイズや干渉から保護できます。高速信号の場合は、抵抗を下げるためにトレース幅を広くしてください。トレース幅が広いほど、信号の強度を維持できます。小型部品には少なくとも0.5mmの間隔が必要です。大型部品には1～2mmの間隔が必要です。設計ルールチェックは、間隔のエラーを見つけるのに役立ちます。

ヒント：配線は45度の角度で配線するようにしてください。これにより信号経路がスムーズになり、反射を防ぐことができます。

簡単な表は、何をすべきかを思い出すのに役立ちます。

トレースタイプ	推奨幅	最小間隔（55ルール）
高速信号	２０ mm	２０ mm
電力トレース	２０ mm	２０ mm
アナログ信号	２０ mm	２０ mm

レイヤースタックアップ戦略

プリント基板の層を増やすことで、信号処理を効率化できます。高速信号層の隣にグラウンドプレーンを配置することで、ノイズを低減し、信号をクリーンに保つことができます。アナログ信号とデジタル信号を異なる層に配置することで、クロストークを防ぎ、設計の効率化を図ることができます。電源層には幅広の配線を使用し、良好な電力フローを実現しましょう。同じ電力を必要とする部品は、同じ層に配置しましょう。

注：差動ペアのトレース長は常に同じにしてください。これにより、信号の整合性が保たれます。

信号ルーティングのベストプラクティス

PCB内の信号配線は慎重に行う必要があります。高速配線は短くまっすぐに配線してください。鋭角な角は信号に悪影響を与えるため、使用しないでください。シミュレーションツールを使用して問題がないか確認してください。高温の部品は重要な信号経路から離して配置してください。サーマルビアを使用して、重要な箇所から熱を逃がしてください。

以下にいくつかの間違いとその回避方法を示します。

パーツ間隔が間違っています: 設計ルールチェックを使用します。
不適切なトレースルーティング: トレース幅を同じに保ち、45 度の角度を使用します。
忘れるシグナルインテグリティ: グランドプレーンを使用し、トレース長を一致させます。
電力フローが弱い: 幅の広いトレースを使用し、類似の部品をグループ化します。
熱を処理しない: サーマルビアとスマートな部品配置を使用します。
製造ルールが欠落しています: 標準の設計ルールに従ってください。

これらの手順に従えば、PCBを強固で信頼性の高いものにすることができます。55ルールは、信号をクリーンに保ち、設計を安全に保つのに役立ちます。

高速PCB設計における課題

高密度コンポーネント配置

高速PCBで55ポイントルールを守ろうとすると、多くの課題に直面します。部品を高密度に配置すると、トレース間の十分なスペースを確保するのが難しくなります。部品同士が近すぎると、はんだ付け不良が発生しやすくなり、手直しや修理の回数が増える可能性があります。また、はんだ付け時に一部の部品が熱を遮ると、接続が弱くなるリスクもあります。間隔が広い基板は寿命が長く、故障するまでの熱サイクルにも耐えることができます。

レイアウトが狭いと、はんだ付けの問題によりやり直しが 37% 増加する可能性があります。
背の高い部品は熱の影を落とし、接合部が弱くなり、ストレステスト中に破損する可能性があります。
適切な間隔を保つと、ボードは 3 倍の加熱と冷却のサイクルに耐えることができます。

各信号に十分なスペースを確保するように設計計画を立ててください。そうすることで、ボードの強度と信頼性を維持できます。

差動ペアの管理

高速信号設計では、差動ペアの配線には注意が必要です。差動ペアは2つの信号を伝送するため、これらの信号は互いに近接し、長さも一致させる必要があります。適切な間隔を保てないと、伝送品質が損なわれる可能性があります。信号品質2つのトレース間のギャップを狭く保ちつつ、他の信号との間隔も広く保つ必要があります。これによりクロストークを回避し、高速信号をクリーンに保つことができます。

信号層とグラウンドプレーンを分離するために、多層基板を使用することをお勧めします。これにより、トレースパスをより細かく制御でき、55ルールの遵守が容易になります。ペアのトレースの長さが常に同じであることを確認してください。これにより、信号のバランスが保たれます。

製造の限界を克服する

遭遇するかもしれない PCBメーカーが設定した制限一部の工場では、非常に細い配線や非常に小さな隙間を製造できない場合があります。そのため、特に高速設計では55ルールに従うことが困難になる場合があります。プロセスの早い段階でメーカーに相談し、最小配線幅と間隔について確認することをお勧めします。高速信号配線に十分なスペースが必要な場合は、多層基板を使用してください。

ヒント：レイアウトを完成させる前に、必ずデザインルールを確認してください。こうすることで、後々のコストのかかる変更を回避できます。

事前に計画を立て、メーカーと協力することで、多くの問題を解決できます。これにより、高速信号の強度が維持され、ボードの信頼性も向上します。

55ルールでPCBパフォーマンスを最適化する

レイアウトと配線のヒント

スマートなレイアウトと配線を行うことで、PCBの動作を改善できます。部品を適切な場所に配置すると、問題解決が迅速化され、コスト削減にもつながります。配線を短くすることで、信号強度を維持し、干渉を防ぐことができます。配線間に十分なスペースを確保することで、信号が混ざり合って弱くなるのを防ぎます。配線幅を均一にすることで、インピーダンスを制御し、電圧降下を防ぐことができます。重要な信号を最初に配線することで、設計の動作が改善され、信頼性が向上します。

修理を容易にするために部品を賢い場所に配置します。
信号を強く保つために短いトレースを使用します。
信号の問題を防ぐために、トレース間にスペースを残します。
良好なインピーダンスを保つためにトレース幅を同じに保ちます。
後でトラブルが発生しないように、最初に重要な信号をルーティングします。

ヒント: 高速信号パスは短く、直接的なものにします。

シミュレーションと検証

PCBを作成する前に、必ずシミュレーションツールで設計を確認してください。多くのツールには、55ルールなど100以上のルールが用意されており、問題を早期に発見するのに役立ちます。高速エンジンを使えば、問題を迅速にチェックできます。誤報を無視することで時間を節約し、真の問題に集中できます。フィルタリング機能の向上により、重要な信号をチェックするためのリストを作成できます。エリアクロップツールを使えば、設計の小さな部分を確認して、より詳細なチェックを行うことができます。

機能	詳細説明
定義済みルール	55 ルールを含む、さまざまなデザインニーズに対応する 100 を超えるルール。
効率的な組み込みエンジン	多くのエンジンは問題を素早くチェックします。
虚偽違反の管理	時間を節約するために誤報を無視してください。
強化されたフィルタリング機能	重要な信号を確認するためのリストを作成します。
エリアクロップ機能	より正確にチェックするには、小さな設計領域を確認します。

注意: PCB を作成する前に、シミュレーションツールを使用して信号パスと間隔を確認してください。

製造業者との連携

製造業者と協力することで、PCBの品質を向上させることができます。スタッガード配置のマイクロビアは、スタック配置のマイクロビアよりもコストが低く、基板の強度も向上します。空いているビアを埋めることで、水の浸入を防ぎ、基板の損傷を防ぎます。QFNサーマルパッドにマイクロビアを多く配置することで、はんだの流れが良くなり、加熱時のトラブルを防ぎます。エッジにスペースを確保することで、切断時の基板の安全性を確保できます。

より強力なボードのために、交互に配置されたマイクロビアを選択してください。
水の侵入を防ぐために空のビアを埋めます。
良好なはんだ付けを実現するために、サーマルパッドにマイクロビアを多く使用します。
切るときにボードを保護するために、端にスペースを空けてください。

ヒント: 設計が強力な高速信号をサポートしていることを確認するために、早めに製造業者に相談してください。

高速PCB設計において55ルールを適用すると、シグナルインテグリティが向上し、ミスも減少します。このルールはEMIとクロストークを低減するのに役立ちます。回路の動作信頼性が向上します。PCB設計を改善するには、以下のアイデアを試してみてください。

　制約管理デザインの計画に役立ちます。
時間を節約し、問題を回避するために、すでにうまく機能している設計を使用します。
自動化を使用して、製造用のファイルを準備し、品質を向上させます。

新しいことを学び続け、頻繁に練習して、毎回より良い PCB を作りましょう。

FAQ