Pochopení každé fáze cyklu návrhu VLSI

Možná se ptáte, co je to návrhový cyklus VLSI. Tento proces vám pomůže krok za krokem vytvořit funkční čip. Ve velmi rozsáhlé integraci se používá polovodičová technologie. To umožňuje umístit miliony tranzistorů na jeden čip. Každá fáze cyklu je důležitá. Pokud krok vynecháte, můžete se setkat s chybami nebo čipem, který nebude fungovat. Oblast VLSI se velmi rychle rozrostla. Globální trh měl hodnotu přibližně 634.85 miliardy USD v roce 2025Do roku 2034 by mohla dosáhnout 1 055,39 miliardy USD. V cyklu obvykle sledujete tyto hlavní fáze:

1. Shromažďování požadavků

2. Návrh na úrovni systému

3. Návrh zprava doleva

4. Funkční ověření

5. Syntéza

6. Místo a trasa

7. Fyzické ověření

Polovodičová technologie ovlivňuje elektroniku, kterou používáte každý den.

Specifikace

Fáze specifikace je prvním krokem v návrhovém cyklu VLSI. Zde rozhodujete, co by měl čip dělat. Také rozhodujete, jak dobře by měl fungovat. Tento krok vám pomůže později činit dobrá rozhodnutí. Pokud tento krok provedete dobře, váš čip bude pravděpodobně fungovat. Můžete se také vyhnout velkým chybám a ušetřit čas.

požadavky

Musíte mít jasné požadavky Než začnete s návrhem VLSI čipu. Tyto požadavky určují, co by měl čip dělat. Také určují, jak rychlý, jaký by měl být výkonný a jak velký. Uvedete všechny funkce, které čip potřebuje. Sepsání těchto podrobností pomůže všem znát cíle. Zajistí to, aby návrh odpovídal tomu, co lidé chtějí.

Tip: Pište požadavky jednoduchými slovy. Používejte krátké věty. Snažte se nepoužívat složitá slova.

Mnoho týmů používá různé způsoby organizace svých požadavků. Zde je tabulka s některými běžnými metodami:

Metodologie	Popis
SystemVerilog	Má mnoho nástrojů pro kontrolu funkčnosti čipu. Používá objektově orientované programování a náhodné testování.
Univerzální ověřovací metodika (UVM)	Používá SystemVerilog. Pomáhá týmům vytvářet testy, které lze znovu použít.
Vhdl	Hodně se používá pro psaní a kontrolu návrhů čipů. Pomáhá modelovat a testovat hardware.
e (Specman)	Má silné nástroje pro kontrolu čipů. Používá náhodné testování s pravidly.
C/C++ a Python	Používá se k výrobě testovacích systémů a testovacích stolic.

Systémové cíle

Nastavíte cíle systému aby pomohli s návrhem. Mezi tyto cíle patří, jak rychlý by měl být čip. Patří mezi ně také to, kolik by měl stát a kolik energie může spotřebovat. Vy rozhodujete, jak bude čip fungovat s jinými zařízeními. Také plánujete změny v budoucnu. Stanovení cílů pomáhá týmu udržet se na správné cestě.

Fáze specifikace je při návrhu VLSI čipů velmi důležitá. Stanovuje základ pro celý proces. Dobrá specifikace zajišťuje, že čip dělá to, co má. To je klíčové pro úspěch projektu.

Architektura

Návrh systému

Začnete fáze architektury plánováním, jak bude váš čip fungovat. Rozhodnete se, co bude každá část čipu dělat. Také si vyberete, jak spolu budou tyto části komunikovat. Tento krok vám pomůže rozdělit velký problém na menší a jednodušší úkoly. Podíváte se, co musí čip dělat, a vyberete nejlepší způsob, jak uspořádat jeho části.

Můžete si vybrat z několika architektonické stylyKaždý styl má své silné stránky. Některé styly umožňují vyrobit čip od základu. Jiné používají hotové díly, aby ušetřily čas. Zde je tabulka, která ukazuje některé běžné styly a co je dělá výjimečnými:

Architektonický styl	Popis
Plně zakázkový design	Celý čip sestavíte od základů. To vám dává nejlepší rychlost a využití energie, ale vyžaduje to hodně času a dovedností.
Semi-custom design	Používáte některé hotové díly a některé díly na zakázku. To šetří čas a stále přináší dobré výsledky.
Programovatelné logické obvody (PLD)	Fungování čipu můžete po jeho výrobě změnit. To je skvělé pro rychlé testování nápadů.
Design System-on-Chip (SoC).	Na jeden čip se dá dát mnoho součástek. Díky tomu je čip malý a rychlý. To se dá vidět u telefonů a chytrých zařízení.
Standardní design	Používáte díly, které jsou již otestované a připravené k použití. To je rychlé a funguje dobře u mnoha produktů.

Tip: Vyberte si architekturu, která odpovídá potřebám vašeho projektu. Zamyslete se nad rychlostí, výkonem a množstvím času, který máte k dispozici.

Volba architektury ovlivňuje, kolik energie váš čip spotřebuje a jak rychle pracuje. Můžete použít speciální triky k úspoře energie a zvýšení rychlosti. Zde je několik způsobů, jak toho dosáhnout:

Technika	Popis
Používejte komponenty s nízkou spotřebou energie	Vyberte součástky, které spotřebovávají méně energie. To pomůže, pokud váš čip běží na baterie.
Výkonové hradlování	Vypněte části čipu, když je nepotřebujete.
Dynamické škálování napětí a frekvence (DVFS)	Změňte rychlost a spotřebu energie čipu v závislosti na tom, co dělá.
Cyklistika pro pracovní účely	Zapínejte obvody pouze tehdy, když je potřebujete.
Minimalizujte přepínání signálu	Snižte frekvenci změn signálů, abyste ušetřili energii.
Optimalizace kapacity zátěže	Snižte zátěž výstupů, abyste spotřebovali méně energie.
Víceprahový CMOS (MTCMOS)	Pro úsporu energie v klíčových oblastech používejte různé typy vypínačů.
Syntéza s ohledem na výkon	Při sestavování čipu si nastavte nástroje tak, aby se zaměřily na úsporu energie.
Časové synchronizace v RTL	Zastavte hodiny v nepoužívaných částech, abyste snížili plýtvání energií.
Předpojatost těla	Změňte napětí, abyste snížili úniky a ušetřili energii.
Hierarchické mocenské domény	Rozdělte čip do zón pro lepší řízení výkonu.
Použití technologie FinFET	Používejte speciální tranzistory, které méně unikají a dobře fungují při nízkém výkonu.

Blokové schéma

Nakreslíte blokové schéma, které ukazuje, jak váš čip funguje. Toto schéma používá jednoduché tvary k znázornění každé části čipu. Tyto tvary propojíte čarami, abyste ukázali, jak se data pohybují. Dobré blokové schéma pomůže všem pochopit princip fungování čipu.

Při vytváření blokového schématu byste měli:

• Ukažte všechny hlavní části čipu.

• Nakreslete jasné hranice pro tok dat.

• Označte každý blok jeho úkolem.

• Udržujte diagram jednoduchý a snadno čitelný.

Jasné blokové schéma vám pomůže včas odhalit problémy. Také pomáhá vašemu týmu probrat čip a provést změny ještě před zahájením vývoje.

Návrh zprava doleva

Fáze návrhu RTL je místem, kde převádíte své nápady do kódu, který popisuje, jak váš čip funguje. K napsání tohoto kódu používáte jazyk jako Verilog nebo VHDL. Zaměřujete se na to, jak se data pohybují a jak se chová každá část čipu. Tato fáze je důležitá, protože stanovuje pravidla pro fungování vašeho čipu.

Kódování zprava doleva

Návrh RTL začíná napsáním kódu, který ukazuje, co každý blok dělá. Zatím se nestaráte o fyzické uspořádání. Popíšete logiku a to, jak signály tečou. Pomocí jednoduchých příkazů ukážete, jak by měl čip reagovat na vstupy. Ujistíte se, že každá část funguje podle plánu.

Tip: Pište jasný a jednoduchý kód. Používejte komentáře k vysvětlení složitých částí. To vám a vašemu týmu pomůže později pochopit návrh.

Během návrhu RTL se setkáváte s několika problémy. Zde je tabulka, která ukazuje ty nejběžnější:

Vyzvat	Popis
Složitost designu	Musíte zvládat rozsáhlé návrhy. Více dílů znamená větší pravděpodobnost chyb a delší pracovní dobu.
Zajištění správnosti návrhu	Musíte zkontrolovat, zda váš kód odpovídá tomu, co má čip dělat.
Řízení spotřeby energie	Hledáte způsoby, jak ušetřit energii a zároveň udržet čip v dobrém stavu.

Těmto problémům musíte věnovat pozornost. Pokud tak neučiníte, můžete skončit s chybami nebo s čipem, který spotřebovává příliš mnoho energie.

Funkční ověření

Po dokončení kódování v RTL přejdete k ověřování návrhu. Otestujete svůj kód, abyste se ujistili, že funguje podle očekávání. Používáte testovací stolice a simulační nástroje. Před sestavením čipu zkontrolujete každou část návrhu v RTL, abyste našli chyby.

Provádíte mnoho testů, abyste zjistili, zda čip reaguje správně. Hledáte chyby a včas je opravujete. Ověření návrhu vám pomůže vyhnout se nákladným chybám později. Tento proces opakujete, dokud si nebudete jisti, že váš návrh RTL odpovídá vašim cílům.

Poznámka: Dobré ověření návrhu šetří čas a peníze. Odhalíte problémy dříve, než se z nich stanou větší problémy.

Musíte si uvědomit, že návrh RTL je klíčovým krokem k výrobě spolehlivého čipu. Pečlivé kódování a důkladné ověření návrhu vám pomohou vytvořit čip, který funguje dobře a splňuje vaše potřeby.

Přehled postupu návrhu VLSI

Když se začnete učit o návrhovém cyklu VLSI, uvidíte, že tok návrhu VLSI vám poskytuje jasnou cestu od nápadu k funkčnímu čipu. Tento postup vám pomáhá vyhnout se chybám a zajišťuje, aby váš návrh čipu fungoval podle plánu.

Fáze návrhu VLSI

V postupu návrhu VLSI budete postupovat podle sady kroků. Každý krok navazuje na předchozí. Zde je obvyklé pořadí, které v postupu uvidíte:

1. Konceptualizace a specifikace

2. Architektonický design

3. Logický návrh

4. Syntéza RTL

5. Seznam sítí a plánování podlaží

6. Umístění a směrování

7. Fyzické ověření

8. Analýza načasování

9. Extrakce a simulace

10. Tapeout

Klíčové aktivity

Všimnete si, že každá fáze v tomto postupu má specifický úkol. Postup návrhu VLSI začíná jasným plánem a končí skutečným čipem. Svou práci kontrolujete v každém kroku. To vám pomůže včas odhalit problémy. Můžete je opravit dříve, než se rozrostou. Tok zahrnuje kroky jako specifikace, zadání návrhu, syntéza, ověření, rozvržení a výroba. Každý z nich vám pomůže zajistit, aby byl návrh vašeho čipu správný. Tento pečlivý cyklus udržuje nízkou míru chyb a vysokou kvalitu.

Uvidíte, že tento postup je vaším vodítkem pro každý VLSI projekt. Dodržováním tohoto postupu učiníte svůj čip silným a spolehlivým. Postup je páteří každého úspěšného VLSI čipu.

Logická syntéza

RTL k branám

Logická syntéza je klíčovým krokem k přeměně vašich nápadů na skutečný hardware. V této fázi vezmete svůj RTL kód a změníte ho na logické hradla. K tomu použijete speciální nástroje. Tyto nástroje čtou váš RTL kód a vytvářejí síť hradel, kterou lze sestavit na čipu.

Uvidíte tři hlavní kroky v logické syntéze:

• Překlad: Nástroj změní váš kód RTL do formy, která používá booleovské rovnice. Tento krok nezávisí na technologii čipu.

• Optimalizace: Nástroj zjednodušuje booleovské rovnice. K tomu používá metody, jako je součet součinů.

• Mapování technologií: Nástroj porovnává optimalizované rovnice se skutečnými hradly z knihovny. Vybere hradly, které odpovídají vašim konstrukčním potřebám.

Tip: Před zahájením syntézy vždy zkontrolujte kód RTL, zda neobsahuje chyby. Čistý kód vám pomůže dosáhnout lepších výsledků.

Optimalizace

Optimalizace vám pomůže najít nejlepší čip pro vaše potřeby. Chcete, aby váš čip byl malý, rychlý a spotřebovával málo energie. Nástroje pro logickou syntézu vám pomohou dosáhnout těchto cílů tím, že během procesu činí chytrá rozhodnutí.

Zde je tabulka, která ukazuje, jak optimalizace ovlivňuje váš čip:

Vzhled	Dopad na VLSI čipy
Optimalizace oblasti	Snižuje fyzickou stopu, umožňuje umístit více čipů na wafer, což vede k vyššímu výtěžku a nižším nákladům.
Optimalizace rychlosti	Rychlejší sítě často vedou k větší spotřebě plochy, což vyžaduje kompromisy mezi rychlostí a plochou.
Spotřeba energie	Větší hradla zvyšují kapacitu, což vede k vyšší spotřebě energie během přepínání.

Musíte vyvážit plochu, rychlost a spotřebu energie. Pokud čip zrychlíte, může se zvětšit a spotřebovávat více energie. Pokud ho zmenšíte, může běžet pomaleji. Dobrá logická syntéza vám pomůže najít nejlepší rovnováhu.

• Optimalizace plochy umožňuje umístit více čipů na wafer. To snižuje náklady a umožňuje přidat další funkce.

• Optimalizace rychlosti zrychlí práci čipu, ale může spotřebovat více místa a energie.

• Efektivní využití prostoru je důležité pro přidávání nových funkcí bez snížení výkonu.

Logickou syntézu používáte v každém VLSI projektu. Formuje váš návrh a pomáhá vám vytvářet čipy, které dobře fungují v reálném světě.

Fyzický design

Jedno fáze fyzického návrhu Zde převádíte logiku vašeho čipu do skutečného rozvržení. Vy rozhodujete, kam každá část čipu půjde a jak je budou vodiče propojovat. Tento krok je důležitý ve fyzickém návrhu VLSI, protože ovlivňuje, jak dobře váš čip bude fungovat a zda jej lze bez problémů vyrobit.

Plánování podlah

Fáze fyzického návrhu začíná plánováním podlahy. Zde rozdělíte čip na bloky a každému bloku přidělíte vlastní prostor. Přemýšlíte o tom, jak velký by měl být každý blok a kam ho umístit. Dobré plánování podlahy vám pomůže vyhnout se přeplněným oblastem a zajistí rychlý přenos signálů. Také naplánujete prostor pro napájecí a hodinové vedení. Tento krok nastavuje strukturu pro zbytek procesu fyzického návrhu VLSI.

V této fázi vám s plánováním podlahy a dalšími úkoly pomůže mnoho nástrojů. Mezi nejoblíbenější nástroje patří:

• Kompilátor Synopsys IC II: Rychlé umístění a směrování, návrh s ohledem na spotřebu energie.

• Mentor Graphics Calibre: Kontroluje pravidla a porovnává rozvržení se schématem.

• ANSYS RedHawk: Kontroluje napájení a spolehlivost.

• Tanner Tools: Vhodné pro analogové a smíšené rozvržení signálu.

• Avanti Hercules: Kontroluje integritu signálu a napájení.

• OpenROAD: Open-source nástroj pro fyzický design.

• KLATencor L-Edit: Používá se pro vlastní rozvržení integrovaných obvodů.

Tip: Vyberte si nástroj, který odpovídá potřebám vašeho projektu a dovednostem vašeho týmu.

Umístění a směrování

Po plánování podlahy přejdete k umístění a směrování. Každou buňku nebo blok umístíte na její místo. Chcete, aby související bloky byly blízko sebe. To pomůže signálům šířit se rychleji a šetří energii. Také se ujistíte, že se čip příliš nezahřeje.

Dále nakreslíte trasy vodičů. Nakreslíte cesty pro signály mezi bloky. Vyvážíte rychlost a vyhnete se přeplněným cestám. Také zkontrolujete, zda vaše rozvržení splňuje pravidla pro výrobu čipů. Tyto kroky pomohou vašemu čipu dobře fungovat a usnadní jeho výrobu.

Ve fázi fyzického návrhu postupujete podle těchto hlavních kroků:

1. Rozdělte a rozvrhněte čip.

2. Umístěte buňky a bloky.

3. Sestavte strom s hodinami.

4. Veďte dráty.

5. Zkontrolujte pravidla a vyrobitelnost.

6. Optimalizujte výkon.

Po dokončení fáze fyzického návrhu máte rozvržení připravené k výrobě. Tento krok je klíč pro každý VLSI projekt.

Design pro testovatelnost

Když pracujete na VLSI čipu, chcete se ujistit, že jej můžete snadno otestovat. Návrh s ohledem na testovatelnost vám pomůže včas odhalit problémy a opravíte je dříve, než se čip dostane k zákazníkům. Do čipu přidáte speciální funkce, abyste si mohli ověřit, zda vše funguje podle plánu. Tyto funkce urychlují testování a pomáhají vám ušetřit peníze během výroby.

Testovací funkce

Pro zlepšení testovatelnosti čipu používáte několik technik. Tyto metody vám pomohou odhalit chyby a zajistit, aby váš čip fungoval správně.

• Skenovací design umožňuje během testů ovládat a kontrolovat klopné obvody uvnitř čipu.

• Hraniční skenování vám pomáhá testovat spojení mezi čipy na desce bez použití sond.

• Vestavěný autotest (BIST) přidává testovací hardware do čipu, aby se mohl sám otestovat.

• Memory BIST (MBIST) kontroluje paměťové bloky uvnitř čipu.

• ATPG (Automatic Test Pattern Generation) vytváří vzory, které vám pomohou najít chyby po výrobě.

Tyto funkce zvyšují pokrytí testů a zkracují čas potřebný k testování. Můžete rychle najít chyby a vyhnout se zasílání vadných čipů zákazníkům.

Tip: Přidejte testovací funkce brzy ve vašem procesu návrhu. To usnadňuje testování a snižuje náklady.

Použití těchto technik přináší mnoho výhod. Níže uvedená tabulka ukazuje, jak návrh s ohledem na testovatelnost pomáhá vašemu čipu:

Prospěch	Popis
Detekce poruchy	Vady na čipu objevíte brzy.
Zlepšení výnosu výroby	Opravíte problémy během výroby a získáte více kvalitních štěpků.
Spolehlivost	Zajistíte, aby váš čip fungoval dobře po dlouhou dobu.

Můžete testovat složité čipy rychleji a přesněji. Dodáváte vysoce kvalitní čipy, které fungují podle očekávání.

Skenovací řetězce

Skenovací řetězce hrají velkou roli při testování VLSI čipů. Klopné obvody se zapojují do řetězce, takže je možné během testů nastavovat a číst jejich hodnoty. Toto nastavení umožňuje kontrolovat vnitřek čipu, aniž byste ho museli rozebírat.

Pomocí skenovacích řetězců vyhledáváte chyby v logických blocích. Ovládáte každý klopný obvod a sledujete, jak se signály pohybují čipem. Tato metoda vám pomáhá odhalit problémy, které by běžné testy mohly přehlédnout.

Přidáním skenovacích řetězců si usnadníte testování čipu a zvýšíte jeho spolehlivost. Snížíte také riziko nákladných poruch po nasazení čipu do produktů.

Poznámka: Pokud si dobře naplánujete skenovací řetězce, můžete ušetřit čas a zlepšit kvalitu čipu.

Včasná integrace návrhu pro testovatelnost vám pomůže zkrátit dobu testování a vyhnete se drahým chybám. Vyrobíte čipy, které vydrží déle a mají lepší výkon.

Analýza načasování

Analýza časování vám pomůže zajistit, aby váš čip pracoval správnou rychlostí. Tento krok použijete ke kontrole, zda signály procházejí čipem dostatečně rychle. Pokud analýzu časování vynecháte, váš čip nemusí fungovat podle plánu. V VLSI je analýza časování jednou z nejdůležitějších kontrol před dokončením návrhu.

Statické časování

Používáš statická analýza časování (STA) pro kontrolu časování vašeho čipu bez nutnosti spouštění testovacích vzorů. STA prohlíží každou cestu ve vašem obvodu a kontroluje, zda signály dorazí včas. Tato metoda vám pomůže včas odhalit problémy. Nemusíte používat vstupní vektory, takže můžete rychle zkontrolovat všechny možné cesty.

Zde jsou některé běžné metody analýzy časování můžete použít:

• Statická analýza časování (STA)

• Dynamická analýza časování (DTA)

• Statistická statická analýza časování (SSTA)

• Analýza načasování odhlášení

• Analýza více rohů a více módů (MCMM)

• Analýza variací na čipu (OCV)

STA hraje velkou roli v prevenci narušení časování. Chcete, aby signály dorazily k klopným obvodům a registrům ve správný okamžik. Pokud signály dorazí příliš pozdě nebo příliš brzy, může dojít k selhání čipu. Více než 80 % konstrukčních chyb v křemíku se to děje kvůli porušení časování. STA vám pomůže těmto nákladným chybám vyhnout.

Poznámka: Statická analýza časování kontroluje maximální rychlost vašeho čipu a zajišťuje, aby všechny signály dorazily včas. Tento krok je pro funkční čip zásadní.

Načasování uzavření

Časové uzavření je proces, při kterém opravíte všechny problémy s časováním ve vašem čipu. Chcete, aby každý signál splňoval svůj časový cíl. Možná budete muset změnit design, přesunout bloky nebo upravit délku vodičů. Časové uzavření může vyžadovat hodně úsilí, ale je klíčové pro funkční čip.

Pro dosažení časového uzavření postupujte podle těchto kroků:

1. Analyzujte zprávy o časování od STA.

2. Najděte cesty, které selhávají v načasování.

3. Změňte svůj návrh, abyste tyto cesty opravili.

4. Spusťte znovu STA a zkontrolujte, zda jste problémy vyřešili.

5. Opakujte, dokud nedosáhnete časového limitu.

S časovým uzavíráním můžete použít speciální nástroje. Tyto nástroje vám ukážou, které cesty je třeba upravit. Můžete změnit svůj návrh a rychle vidět výsledky. Časové uzavírání zajistí, že váš čip bude fungovat požadovanou rychlostí.

Tip: Začněte pracovat na načasování uzavření včas. Oprava problémy s načasováním na konci to může být velmi těžké.

Před dokončením návrhu VLSI potřebujete časové uzavření. Tento krok vám dává jistotu, že váš čip bude fungovat v reálném životě.

Fyzické ověření

Fyzické ověřovací kontroly Pokud je rozvržení vašeho čipu připraveno k výrobě, chcete se ujistit, že váš čip bude fungovat a bude splňovat všechna pravidla slévárny. Tento krok vám pomůže najít chyby před výrobou čipu. Použijete různé kontroly, abyste zjistili, zda je vaše rozvržení bezpečné a správné.

Zde je tabulka, která uvádí hlavní kroky fyzického ověření a co dělají:

Krok ověření	Účel
Kontrola pravidel návrhu (DRC)	Zkontroluje, zda rozvržení odpovídá slévárenská pravidla pro šířku a rozestupy.
Rozvržení vs. schéma (LVS)	Ujistí se, že rozvržení odpovídá plánu zapojení nebo schématu zapojení.
Kontrola elektrotechnických předpisů (ERC)	Najde elektrické problémy, jako jsou chybějící vodiče nebo příliš vysoká kapacita.

DRC

Začnete kontrolou návrhových pravidel, nazývanou DRC. Tato kontrola se zaměří na rozvržení vašeho čipu a porovná ho s pravidly slévárny. Tato pravidla určují, jak široké musí být vodiče a jak daleko od sebe by měly zůstat. Pokud tato pravidla porušíte, váš čip nemusí fungovat nebo by jeho výroba mohla být obtížná.

DRC je součástí fyzického ověřováníPomáhá vám najít problémy, jako jsou příliš blízko sebe umístěné dráty nebo příliš malé tvary. Oprava těchto problémů usnadňuje sestavení čipu a zvyšuje jeho spolehlivost.

Proces	Soustředit	Účel
DRC	Fyzické ověření	Zajišťuje, aby čip mohl být vyroben s dodržením konstrukčních pravidel.

Tip: Před dokončením návrhu vždy spusťte DRC. Tento krok šetří čas a peníze.

LVS

Po DRC provedete kontrolu Layout vs. Schematic neboli LVS. Tato kontrola zajišťuje, aby vaše rozvržení odpovídalo vašemu plánu zapojení. Chcete, aby každý vodič a součástka v rozvržení odpovídaly vašemu schématu zapojení.

LVS se zabývá elektrickým ověřováním. Ověřuje, zda váš čip bude fungovat podle plánu. Pokud LVS zjistí něco špatně, je třeba to opravit, než budete pokračovat.

Proces	Soustředit	Účel
LVS	Elektrické ověření	Zajišťuje, aby rozvržení odpovídalo schématu pro správnou práci.

Fyzické ověření je důležitou součástí procesu VLSI. Použitím DRC a LVS se ujistíte, že je váš návrh správný a připravený pro další krok.

výrobní

Po dokončení odpojení páskou v návrhovém cyklu VLSI začnete výrobaV tomto kroku se váš návrh čipu promění ve skutečnou věc. Vaše nápady se promění v křemíkové čipy. Tyto čipy se používají v telefonech, počítačích a dalších zařízeních.

Zpracování oplatek

Zpracování oplatek je první částí výroby čipů. Používáte tenký kousek křemíku zvaný wafer. Postupujete podle mnoha kroků, abyste na něm vytvořili vrstvy a obvody. Každý krok dodává vašemu čipu něco důležitého.

Zde jsou hlavní kroky zpracování destiček:

1. Čištění povrchu
   Oplatku vyčistíte, abyste se zbavili prachu.

2. Počáteční oxidace
   Na destičce vypěstujete tenkou vrstvu oxidu.

3. CVD depozice
   Nové materiály se nanášejí na destičku speciálním plynem.

4. Povlakový fotorezist
   Pokryjete oplatku materiálem, který reaguje na světlo.

5. Metalizace a propojení
   Přidáváte kov pro spojení částí čipu.

6. Chemické mechanické leštění (CMP)
   Oplatku vyleštíte, aby byla plochá a hladká.

7. Závěrečné testování a balení
   Otestujete čip a připravíte ho k zabalení.

Pro výrobu složitých čipů můžete některé kroky opakovat. Každá fáze vám pomůže vytvořit čip, který odpovídá vašemu plánu.

Tip: Pečlivé zpracování destiček zabraňuje vzniku vad a vytváří lepší čipy.

Schody slévárny

Po zpracování destičky odešlete čip do slévárny k odlití pásky. Každá slévárna používá své vlastní metody výroby čipů. Mají různé obchodní styly, technologie a výzkumné cíle.

Zde je tabulka, která ukazuje, co dělají přední výrobci:

Výrobce	Obchodní model	Zaměření uzlu procesu	Zaměření na výzkum a vývoj
TSMC	Slévárna Pure-play	Menší procesní uzly	Zlepšování procesních uzlů a zvyšování výnosů
Intel	Vertikální integrace	Získání zpět technologického vedení	Nové obaly, čipy s umělou inteligencí, kvantové výpočty
Samsung	Slévárna a paměťový čip	Pokročilé uzly	Nové nápady v oblasti pamětí a logických čipů

Vyberte si slévárnu, která vyhovuje vašim potřebám. Některé slévárny vyrábějí menší a rychlejší čipy. Jiné pracují na nových pouzdrech nebo speciálních funkcích. Váš krok odlepování závisí na tom, v čem slévárna nejlépe pracuje.

Výroba je velmi důležitou součástí návrhového cyklu VLSI. Abyste po odlepení pásky získali kvalitní čipy, musíte dodržet každý krok.

Testování a balení

Elektrické zkoušky

Před opuštěním továrny musíte zkontrolovat každý čip. Elektrické testování zajišťuje, že váš čip funguje podle plánu. Tento krok vám pomůže odhalit problémy s výrobou čipu. Čipy se testují různými způsoby. Mezi běžné způsoby patří:

• Modelování poruch

• Design for Testability (DFT)

• Automatické generování testovacích vzorů (ATPG)

• Testování hraničního skenování (JTAG)

• Funkční testování

• Parametrické testování

DFT umožňuje přidávat speciální funkce již při návrhu čipu. Tyto funkce zjednodušují testování. Vestavěný autotest (BIST) umožňuje čipu testovat sám. K tomu nepotřebujete žádné další nástroje. ATPG vytváří testovací vzory pro rychlé nalezení chyb. Tyto metody vám pomáhají ušetřit peníze a čas. Můžete vyřešit problémy dříve, než zákazníci čip obdrží. Dobré testování znamená, že k uživatelům se dostanou pouze funkční čipy. Díky tomu jsou lidé spokojeni.

Tip: Elektrické testování vám pomůže včas odhalit závady. Zajistí to, aby váš VLSI čip fungoval správně.

Způsoby balení

Po otestování musíte čip chránit a připojit. Balení tuto práci udělá za vás. Způsob, jakým čip zabalíte, ovlivňuje jeho fungování. Ovlivňuje také jeho životnost. Musíte myslet na teplo, energii a signály.

Technologie propojení je v balení důležitá. Mikrobubliny, průchozí křemíkové průchodky (TSV) a redistribuční vrstvy (RDL) pomáhají propojit čip. Mikrovýstupky jsou dobré pro propojení čipu s substrátem. Mohou však mít problémy s teplem a chvěním. Elektromigrace a tepelná migrace mohou negativně ovlivnit spolehlivost.

TSV umožňují pohyb signálů a tepla v čipu nahoru a dolů. To pomáhá čipu lépe fungovat. Různé materiály však mohou prasknout nebo se zlomit, když se čip zahřeje nebo ochladí.

Abyste vylepšili balení, musíte studovat teplo, elektřinu a sílu. Použití nových materiálů, jako jsou propojení s vysokou hustotou a pokročilé tepelné materiály, pomáhá regulovat teplo. Také prodlužuje životnost čipu. S tím, jak se čipy stávají rychlejšími a menšími, je dobrý design balení stále důležitější.

Můžete to vidět testování a balení jsou oba důležité. Pomáhají vašemu čipu dobře fungovat a vydržet dlouho.

Validace křemíku

Po dokončení výroby čipu je třeba zkontrolovat, zda funguje podle plánu. Tento krok se nazývá validace křemíku. Chcete se ujistit, že váš čip odpovídá původnímu návrhu a funguje dobře v reálném životě.

Kontroly po výrobě

Po výrobě testujete první čipy, které vyjdou z továrny. Tyto čipy se nazývají prototypy. Umístíte je na speciální desky a provedete mnoho testů. Hledáte problémy, které se během dřívějších kontrol neobjevily. Někdy chyby uniknou prvnímu kolu testování. Nyní je můžete najít, protože čip běží na skutečné systémové rychlosti.

Pro validaci křemíku se postupuje podle standardního postupu:

• Předběžné ověření křemíku používá software k testování čipu před jeho výrobou. Testovací případy se spouštějí v simulátoru. V tomto kroku se kontroluje, zda váš kód RTL odpovídá specifikaci.

• Post-křemíková validace začíná poté, co získáte skutečný čip. Čip otestujete na hardwaru. Uvidíte, jak funguje v reálném čase a za reálných podmínek.

Poznámka: Post-silikónová validace vám pomůže najít problémy, které se objevují pouze tehdy, když čip běží na plné rychlosti nebo v reálném prostředí.

Konečný produkt

Jakmile dokončíte všechny kontroly, zjistíte, zda je váš čip připraven pro trh. Podíváte se, jak čip funguje, kolik energie spotřebovává a zda splňuje všechny vaše cíle. Pokud zjistíte problémy, můžete je opravit, než začnete vyrábět další čipy.

Zde je jednoduchá tabulka ukazující rozdíl mezi kroky před a po tvorbě křemíku:

Krok	Když se to stane	Na čem testujete	Rychlost testování
Předkřemíkové ověření	Před výrobou	Softwarový simulátor	Není to skutečná rychlost systému
Post-křemíková validace	Po výrobě	Skutečný hardware	Skutečná rychlost systému

Abyste se ujistili, že váš VLSI čip funguje podle plánu, potřebujete validaci křemíku. Tento krok vám dává jistotu, že váš návrh bude v reálném světě úspěšný.

Spolehlivost návrhu VLSI čipu zvyšuje dodržování všech fází. Tímto způsobem se můžete vyhnout chybám a udržet si stabilní práci. Znalost postupu návrhu VLSI pomáhá zlepšit rychlost, velikost a využití energie. Nové věci jako Automatizace řízená umělou inteligencí a 3D integrace mění budoucnost VLSI. Pokud chcete ve své práci růst, učit se novým dovednostem, získávat certifikátya promluvte si s odborníky. Cyklus vám pomůže vytvářet lepší čipy a udržet si náskok v technologickém světě.

Trend	Dopad na polovodičovou technologii
Automatizace návrhu řízená umělou inteligencí	Zrychluje a usnadňuje návrh čipů
Strategie optimalizace výkonu	Pomáhá malým zařízením lépe fungovat
Techniky 3D integrace	Poskytuje lepší rychlost a regulaci tepla
Přístupy zaměřené na bezpečnost	Chrání čipy před hackery
Pokročilé simulační nástroje	Kontroluje návrhy rychleji a přesněji

• Ověřte si, co znáte, a opravte slabá místa.

• Získejte praktickou praxi.

• Navštěvujte speciální kurzy.

• Sejděte se a povídejte si s lidmi v oboru.

Nejčastější dotazy

Co je to návrhový cyklus VLSI?

Postupně postupujete podle cyklu návrhu VLSI a vytváříte čip. Tento cyklus vám pomůže s plánováním, konstrukcí a testováním čipu. Každá fáze zajišťuje, že váš čip funguje dobře a splňuje vaše potřeby.

Proč je VLSI v elektronice důležitá?

Pomocí VLSI se na jeden čip vejdou miliony drobných součástek. Díky tomu jsou zařízení menší, rychlejší a chytřejší. Telefony, počítače i auta používají VLSI čipy pro lepší fungování.

Jak zahájíte designový projekt?

Začnete tím, že si zapíšete, co chcete, aby váš čip dělal. Stanovíte si jasné cíle a vypíšete funkce. To vám a vašemu týmu pomůže soustředit se a vyhnout se chybám.

Jaké nástroje pomáhají s návrhem VLSI?

Používáš speciální software pro kreslení, otestujte a zkontrolujte svůj čip. Nástroje jako Synopsys, Mentor Graphics a Cadence vám pomohou s návrhem, simulací a ověřením čipu před jeho výrobou.

Můžete opravit chyby po výrobě čipu?

Během testování můžete najít a opravit některé chyby. Pokud zjistíte velké problémy, možná budete muset změnit návrh a vyrobit nový čip. Pečlivé plánování vám pomůže vyhnout se nákladným chybám.