연산 증폭기의 기본 분석 방법: 가상 개방 회로, 가상 단락 회로. 익숙하지 않은 연산 증폭기 응용 회로의 경우 이 기본 분석 방법을 사용하십시오.
연산 증폭기는 널리 사용되는 장치입니다. 적절한 피드백 네트워크에 연결하면 정밀 AC 및 DC 증폭기, 능동 필터, 발진기, 전압 비교기로 사용할 수 있습니다.
- 능동 필터링에서의 연산 증폭기의 적용
위 그림은 일반적인 능동 필터 회로(Saron-Kayl 회로, 버터워스 회로의 일종)입니다. 능동 필터링의 장점은 차단 주파수보다 큰 신호를 더 빠르게 감쇠시킬 수 있으며, 필터링 특성상 높은 정전용량과 저항을 필요로 하지 않는다는 것입니다.
이 회로의 설계 요점은 다음과 같습니다. 적절한 차단 주파수를 충족하는 조건에서 R233과 R230의 저항 값은 가능한 한 일관되게 선택해야 하며, C50과 C201의 커패시턴스도 일관되게 선택해야 합니다(280단 RC 회로의 저항과 커패시턴스 값이 같을 때 이를 Saron-Kayl 회로라고 함). 이렇게 하면 필터링 성능을 충족하면서 소자의 종류를 정규화할 수 있습니다. 이 중 저항 RXNUMX은 입력이 중단되어 연산 증폭기의 비정상적인 출력이 발생하는 것을 방지합니다.
필터링에 가장 일반적으로 사용되는 3가지 2차 능동 저역 통과 필터 회로는 다음과 같습니다. 버터워스, 단조 감소, 평평하고 가장 매끄러운 곡선;
버터워스 저역통과 필터링에서 가장 많이 사용되는 것은 시뮬레이션 회로인 Saron-Kayl 회로입니다.
필터의 경우 차단 주파수를 알아야 하거나 전달 함수와 주파수 응답을 작성할 수 있습니다.
필터에 증폭 기능도 있는 경우 필터의 이득을 알아야 합니다.
2단 RC 회로의 저항과 커패시턴스 값이 같을 때, 이를 세렌카 회로라고 합니다. 2차 능동 회로에 음의 피드백을 도입하여 고주파수 영역에서 출력 전압을 빠르게 감소시킵니다.
1차 능동 저역통과 필터 회로의 통과대역 이득은 1+Rf/RXNUMX로 XNUMX차 저역통과 필터 회로와 동일합니다.
m의 단위는 ohm이고 N의 단위는 u입니다.
따라서 차단 주파수는 다음과 같이 계산됩니다.
체비셰프는 빠르게 붕괴하지만 통과대역에 잔물결이 생깁니다.
베셀(타원형)의 경우 위상 변화는 주파수에 비례하고, 군 지연은 본질적으로 일정합니다.
2. 전압 비교기에서의 연산 증폭기의 응용
이 회로는 실제로 제로 크로싱 비교기와 딥 증폭기 회로의 조합입니다.
출력은 (1+R292/R273)만큼 증폭됩니다. 증폭률이 높을수록 사각파의 상승 에지가 더 가파르게 됩니다.
이 회로에서도 주의해야 할 핵심 구성 요소 저항 값이 있는데, 바로 사각파의 상승 속도를 결정하는 R275입니다.
3. 정전류원 회로 설계
그림에서 보는 바와 같이 정전류 원리 해석 과정은 다음과 같다.
U5B(위 그림의 아래쪽 연산 증폭기)는 전압 팔로워이므로 V1=V4입니다.
연산 증폭기의 가상 단락 원리에 따르면, 연산 증폭기 U4A(위 그림의 위쪽 연산 증폭기)의 경우: V3=V5;
위의 방정식을 결합하면 다음과 같습니다.
기준 전압 Vref가 1.8V로 고정되었을 때, 저항 R30은 3.6V이고, 전류 출력은 0.5mA로 일정합니다.
이 정전류원 회로는 다른 전류의 정전류원을 설계하는 데 사용할 수 있습니다. 기본 개념은 모든 저항기에 일정한 저항값을 갖는 고정밀 저항을 사용해야 한다는 것입니다. 입력 기준 전압(특수 기준 전압 칩 사용)을 저항값으로 나누어 출력 전류를 얻습니다.
그러나 실제 사용에서는 정전류원 회로를 보호하기 위해 일반적으로 출력단에 다이오드와 저항을 직렬로 연결합니다. 이렇게 하면 첫째, 외부 간섭이 정전류원 회로로 유입되어 정전류원 회로가 손상되는 것을 방지할 수 있고, 둘째, 외부 부하의 단락을 방지하여 정전류원 회로가 손상되는 것을 방지할 수 있습니다.
5. 열저항 측정 회로
위 그림의 회로는 일반적인 열 저항/커플 측정 회로입니다. 측정 원리는 다음과 같습니다. 1~10mA의 정전류원을 부하에 연결하여 부하에 특정 전압을 생성하고, 이 전압을 능동적으로 필터링합니다. 처리 후, 신호를 조정(신호 증폭 또는 감쇠)하고, 마지막으로 ADC 인터페이스로 전송합니다.
이 회로를 사용할 때는 입력단에 보호 기능을 적용하는 데 유의하십시오. TVS는 병렬로 연결할 수 있지만, 커패시터가 측정 정확도에 미치는 영향에 유의해야 합니다. 물론, 비용이 저렴한 경우 위 회로도를 다음 회로로 단순화할 수 있습니다.
연산 증폭기 사용 시 전압 팔로워는 일반적인 응용 분야입니다. 이 회로의 장점은 다음과 같습니다. 첫째, 신호원에 대한 부하의 영향을 줄이고, 둘째, 신호의 부하 전달 능력을 향상시킵니다.
7.단일 전원 공급 장치의 적용
실제 연산 증폭기 사용 시에는 일반적으로 연산 증폭기의 주파수 특성을 유지하기 위해 이중 전원 공급 장치를 사용합니다. 그러나 실제 사용 시에는 단일 전원 공급 장치만으로도 연산 증폭기의 정상 동작을 구현할 수 있는 경우도 있습니다.
먼저, 연산 증폭기 팔로워 회로를 사용하여 VCC/2 전압 분배기를 구현합니다.
물론, 요구 사항이 그렇게 높지 않다면 저항으로 전압을 직접 분배하여 +VCC/2를 얻을 수 있지만 저항 전압 분배의 특성상 동적 응답 속도가 매우 느리므로 주의해서 사용해야 합니다.
+VCC/2를 얻은 후에는 아래와 같이 단일 전원 공급 장치를 사용하여 신호 증폭 기능을 구현할 수 있습니다.
이 회로에서 R66=R67//R68이고 신호의 출력 이득은 G=-R67/R68입니다.
구체적인 적용 사례는 아래 그림과 같습니다. 연산 증폭기는 단일 +5V_AD로 구동되고, AD 칩의 전압은 3.3V(기준 전압 칩 REF3033에서 얻음)입니다. 3.3V는 저항을 통해 분배되고, 연산 증폭기는 이를 통해 1.65V를 얻고, 이 전압은 연산 증폭기의 동상 입력 단자로 전달됩니다.
