Razumevanje vsake faze cikla načrtovanja VLSI

Morda se sprašujete, kaj je cikel načrtovanja VLSI. Ta postopek vam pomaga korak za korakom izdelati delujoč čip. Pri zelo obsežni integraciji uporabljate polprevodniško tehnologijo. To vam omogoča, da na en čip postavite milijone tranzistorjev. Vsaka faza v ciklu je pomembna. Če preskočite korak, lahko pride do napak ali čipa, ki ne deluje. Področje VLSI je zelo hitro raslo. Svetovni trg je bil leta 2025 vreden približno 634.85 milijarde USD . Do leta 2034 bi lahko dosegel 1,055.39 milijarde USD. Običajno v ciklu sledite tem glavnim fazam:

Zbiranje zahtev
Zasnova na sistemski ravni
Zasnova RTL
Funkcionalno preverjanje
Sinteza
Kraj in pot
Fizično preverjanje

Polprevodniška tehnologija vpliva na elektroniko, ki jo uporabljate vsak dan.

Tehnični podatki

Faza specifikacije je prvi korak v ciklu načrtovanja VLSI. Tukaj se odločite, kaj naj čip počne. Odločite se tudi, kako dobro naj deluje. Ta korak vam pomaga pri sprejemanju dobrih odločitev pozneje. Če ta korak opravite dobro, bo vaš čip verjetno deloval. Prav tako se lahko izognete velikim napakam in prihranite čas.

Zahteve

Preden začnete z načrtovanjem VLSI čipa, morate imeti jasne zahteve . Te zahteve določajo, kaj naj čip počne. Prav tako določajo, kako hiter, zmogljiv in velik naj bi bil. Naštejete vse funkcije, ki jih čip potrebuje. Zapis teh podrobnosti pomaga vsem razumeti cilje. Zagotavlja, da zasnova ustreza željam ljudi.

Nasvet: Zahteve pišite z enostavnimi besedami. Uporabljajte kratke stavke. Poskusite se izogniti uporabi težkih besed.

Številne ekipe uporabljajo različne načine za organizacijo svojih zahtev. Tukaj je tabela z nekaj pogostimi metodami:

Metodologija	Opis
SystemVerilog	Ima veliko orodij za preverjanje delovanja čipa. Uporablja objektno usmerjeno programiranje in naključno testiranje.
Univerzalna metodologija preverjanja (UVM)	Uporablja SystemVerilog. Pomaga ekipam pri gradnji testov, ki jih je mogoče ponovno uporabiti.
Vhdl	Veliko se uporablja za pisanje in preverjanje zasnov čipov. Pomaga pri modeliranju in testiranju strojne opreme.
e (Specman)	Ima močna orodja za preverjanje čipov. Uporablja naključno testiranje s pravili.
C/C++ in Python	Uporablja se za izdelavo testnih sistemov in testnih miz.

Sistemski cilji

Sistemske cilje določite sami , da boste lažje usmerjali načrtovanje. Ti cilji vključujejo hitrost čipa. Vključujejo tudi njegovo ceno in porabo energije. Sami se odločite, kako bo čip deloval z drugimi napravami. Načrtujete tudi spremembe v prihodnosti. Postavljanje ciljev pomaga ekipi, da ostane na pravi poti.

Faza specifikacije je zelo pomembna pri načrtovanju VLSI čipov. Določa osnovo za celoten proces. Dobra specifikacija zagotavlja, da čip deluje tako, kot bi moral. To je ključnega pomena za uspeh projekta.

Arhitektura

System design

Fazo arhitekture začnete z načrtovanjem delovanja čipa. Odločite se, kaj bo vsak del čipa počel. Izberete tudi, kako bodo ti deli medsebojno komunicirali. Ta korak vam pomaga razdeliti velik problem na manjše, lažje naloge. Preučite, kaj mora čip početi, in izberete najboljši način za organizacijo njegovih delov.

Izbirate lahko med več arhitekturnimi slogi . Vsak slog ima svoje prednosti. Nekateri slogi vam omogočajo izdelavo čipa iz nič. Drugi uporabljajo že pripravljene dele, da prihranijo čas. Tukaj je tabela, ki prikazuje nekatere pogoste sloge in kaj jih dela posebne:

Arhitekturni slog	Opis
Popolnoma prilagojeno oblikovanje	Celoten čip sestavite od temeljev. To vam omogoča najboljšo hitrost in izrabo energije, vendar zahteva veliko časa in spretnosti.
Delno prilagojeno oblikovanje	Uporabite nekaj že izdelanih delov in nekaj delov po meri. To prihrani čas in še vedno daje dobre rezultate.
Programirljive logične naprave (PLD)	Delovanje čipa lahko spremenite po izdelavi. To je odlično za hitro testiranje idej.
Zasnova sistema na čipu (SoC)	Na en čip postavite veliko delov. Zaradi tega je čip majhen in hiter. To vidimo v telefonih in pametnih napravah.
Standardna zasnova	Uporabljate dele, ki so že preizkušeni in pripravljeni za uporabo. To je hitro in dobro deluje za številne izdelke.

Nasvet: Izberite arhitekturo, ki ustreza potrebam vašega projekta. Pomislite na hitrost, moč in koliko časa imate na voljo.

Izbira arhitekture vpliva na to, koliko energije porabi vaš čip in kako hitro deluje. Za varčevanje z energijo in povečanje hitrosti lahko uporabite posebne trike. Tukaj je nekaj načinov, kako to storiti:

Tehnika	Opis
Uporabite komponente z nizko porabo energije	Izberite dele, ki porabijo manj energije. To pomaga, če vaš čip deluje na baterije.
Močnostna regulacija	Izklopite dele čipa, ko jih ne potrebujete.
Dinamično skaliranje napetosti in frekvence (DVFS)	Spremenite hitrost in porabo energije čipa glede na to, kaj počne.
Delovno kolesarjenje	Vklopite tokokroge le, ko jih potrebujete.
Zmanjšajte preklapljanje signalov	Zmanjšajte pogostost spreminjanja signalov, da prihranite energijo.
Optimizirajte obremenitveno kapacitivnost	Zmanjšajte obremenitev izhodov, da porabite manj energije.
Večpragovni CMOS (MTCMOS)	Za varčevanje z energijo na ključnih območjih uporabite različne vrste stikal.
Sinteza, ki se zaveda moči	Pri izdelavi čipa nastavite orodja tako, da se osredotočijo na varčevanje z energijo.
Ura za upravljanje pri RTL	Ustavite uro na neuporabljenih delih, da zmanjšate porabo energije.
Pristranskost telesa	Spremenite napetosti, da zmanjšate uhajanje in prihranite energijo.
Hierarhične domene moči	Za boljši nadzor nad močjo razdelite čip na cone.
Uporaba tehnologije FinFET	Uporabite posebne tranzistorje, ki manj puščajo in dobro delujejo pri nizki moči.

Diagram blokov

Narišete blokovni diagram, ki prikazuje delovanje vašega čipa. Ta diagram uporablja preproste oblike za prikaz vsakega dela čipa. Te oblike povežete s črtami, da pokažete, kako se podatki premikajo. Dober blokovni diagram pomaga vsem razumeti načrt čipa.

Ko izdelujete blokovni diagram, morate:

Prikažite vse glavne dele čipa.
Narišite jasne meje za pretok podatkov.
Vsak blok označi z njegovo nalogo.
Diagram naj bo preprost in lahko berljiv.

Jasen blokovni diagram vam pomaga zgodaj odkriti težave. Prav tako pomaga vaši ekipi, da se pogovori o čipu in izvede spremembe, preden začnete z gradnjo.

Oblikovanje RTL

Faza načrtovanja rtl je faza, kjer svoje ideje spremenite v kodo, ki opisuje delovanje vašega čipa. Za pisanje te kode uporabite jezik, kot je Verilog ali VHDL. Osredotočite se na to, kako se podatki premikajo in kako se obnaša vsak del čipa. Ta faza je pomembna, ker določa pravila za delovanje vašega čipa.

Kodiranje RTL

Načrtovanje rtl začnete s pisanjem kode, ki prikazuje, kaj vsak blok počne. Za fizično postavitev se še ne obremenjujete. Opišete logiko in kako signali tečejo. S preprostimi stavki pokažete, kako naj se čip odziva na vhode. Poskrbite, da vsak del deluje skupaj po načrtih.

Nasvet: Pišite jasno in preprosto kodo. Za razlago zapletenih delov uporabite komentarje. To vam in vaši ekipi pomaga kasneje razumeti zasnovo.

Med načrtovanjem RTL se soočate z več izzivi. Tukaj je tabela, ki prikazuje najpogostejše:

Izziv	Opis
Kompleksnost oblikovanja	Upravljati morate z velikimi načrti. Več delov pomeni več možnosti za napake in daljši čas dela.
Zagotavljanje pravilnosti zasnove	Preveriti morate, ali vaša koda ustreza temu, kar želite, da čip počne.
Upravljanje porabe energije	Iščete načine za varčevanje z energijo, hkrati pa ohranjate dobro delovanje čipa.

Na te izzive morate biti pozorni. Če tega ne storite, lahko pride do napak ali čipa, ki porabi preveč energije.

Funkcionalno preverjanje

Ko končate s kodiranjem RTL, se lotite preverjanja zasnove. Preizkusite svojo kodo, da se prepričate, da deluje po pričakovanjih. Uporabite testne mize in simulacijska orodja. Preden sestavite čip, preverite vsak del zasnove RTL, da najdete napake.

Izvedete veliko testov, da vidite, ali se čip pravilno odziva. Iščete napake in jih odpravite zgodaj. Preverjanje zasnove vam pomaga preprečiti drage napake pozneje. Ta postopek ponavljate, dokler niste prepričani, da vaša zasnova rtl ustreza vašim ciljem.

Opomba: Dobro preverjanje zasnove prihrani čas in denar. Težave odkrijete, preden postanejo večje.

Ne smete pozabiti, da je zasnova RTL ključni korak pri izdelavi zanesljivega čipa. Skrbno kodiranje in natančno preverjanje zasnove vam pomagata zgraditi čip, ki dobro deluje in ustreza vašim potrebam.

Pregled poteka načrtovanja VLSI

Ko se boste začeli učiti o ciklu načrtovanja VLSI, boste videli, da vam potek načrtovanja VLSI ponuja jasno pot od ideje do delujočega čipa. Ta potek vam pomaga preprečiti napake in zagotoviti, da zasnova vašega čipa deluje po načrtih.

Faze v postopku načrtovanja VLSI

V postopku načrtovanja VLSI boste sledili nizu korakov. Vsak korak temelji na prejšnjem. Tukaj je običajni vrstni red, ki ga boste videli v postopku:

Konceptualizacija in specifikacija
Arhitekturno oblikovanje
Logična zasnova
Sinteza RTL
Seznam omrežij in tloris
Postavitev in usmerjanje
Fizično preverjanje
Analiza časa
Ekstrakcija in simulacija
Odlepitev traku

Ključne dejavnosti

Opazili boste, da ima vsaka faza v poteku posebno nalogo. Postopek načrtovanja VLSI se začne z jasnim načrtom in konča s pravim čipom. Svoje delo preverjate na vsakem koraku. To vam pomaga zgodaj odkriti težave. Odpravite jih lahko, preden se razširijo. Potek vključuje korake, kot so specifikacija, vnos načrta, sinteza, preverjanje, postavitev in izdelava. Vsak od njih vam pomaga zagotoviti, da je načrt vašega čipa pravilen. Ta skrbni cikel ohranja nizko stopnjo napak in visoko kakovost.

Videli boste, da je potek vaše vodilo za vsak VLSI projekt. Če sledite poteku, boste naredili svojo zasnovo čipa močno in zanesljivo. Potek je hrbtenica vsakega uspešnega VLSI čipa.

Logična sinteza

RTL do vrat

Logična sinteza je ključni korak pri pretvorbi vaših idej v resnično strojno opremo. V tej fazi vzamete svojo kodo RTL in jo spremenite v logična vrata. Za to delo uporabite posebna orodja. Ta orodja preberejo vašo kodo RTL in ustvarijo mrežo vrat, ki jih je mogoče zgraditi na čipu.

Videli boste tri glavne korake v logični sintezi:

Prevod: Orodje spremeni vašo kodo RTL v obliko, ki uporablja logične enačbe. Ta korak ni odvisen od tehnologije čipa.
Optimizacija: Orodje poenostavi Boolove enačbe. Za to uporablja metode, kot je vsota produktov.
Preslikava tehnologije: Orodje uskladi optimizirane enačbe z dejanskimi vrati iz knjižnice. Izbere vrata, ki ustrezajo vašim potrebam po zasnovi.

Nasvet: Preden začnete s sintezo, vedno preverite kodo RTL za morebitne napake. Čista koda vam pomaga doseči boljše rezultate.

optimizacija

Optimizacija vam pomaga najti najboljši čip za vaše potrebe. Želite, da je vaš čip majhen, hiter in porabi malo energije. Orodja za logično sintezo vam pomagajo doseči te cilje s sprejemanjem pametnih odločitev med postopkom.

Tukaj je tabela, ki prikazuje, kako optimizacija vpliva na vaš čip:

Vidik	Vpliv na VLSI čipe
Optimizacija območja	Zmanjša fizični odtis, kar omogoča več čipov na rezini, kar vodi do večjega izkoristka in nižjih stroškov.
Optimizacija hitrosti	Hitrejša omrežja pogosto povzročijo večjo porabo površine, kar zahteva kompromise med hitrostjo in površino.
Poraba energije	Večja vrata povečajo kapacitivnost, kar vodi do večje porabe energije med preklopom.

Uravnotežiti morate površino, hitrost in porabo energije. Če je vaš čip hitrejši, lahko postane večji in porabi več energije. Če ga zmanjšate, lahko deluje počasneje. Dobra logična sinteza vam pomaga najti najboljše ravnovesje.

Optimizacija površine vam omogoča, da na rezino namestite več čipov. To zniža stroške in vam omogoča dodajanje več funkcij.
Optimizacija hitrosti omogoča hitrejše delovanje čipa, vendar lahko porabi več prostora in energije.
Učinkovita uporaba prostora je pomembna za dodajanje novih funkcij brez škode za učinkovitost.

Logično sintezo uporabljate v vsakem VLSI projektu. Oblikuje vašo zasnovo in vam pomaga pri izdelavi čipov, ki dobro delujejo v resničnem svetu.

Fizično oblikovanje

Faza fizičnega načrtovanja je faza, kjer logiko svojega čipa spremenite v resnično postavitev. Odločite se, kam bo šel vsak del čipa in kako bodo žice povezane. Ta korak je pomemben pri fizičnem načrtovanju VLSI, ker oblikuje, kako dobro bo vaš čip deloval in ali ga je mogoče izdelati brez težav.

Tloris

Fazo fizičnega načrtovanja začnete z načrtovanjem tal. Tukaj čip razdelite na bloke in vsakemu bloku dodelite svoj prostor. Razmislite o tem, kako velik naj bo vsak blok in kam ga postaviti. Dobro načrtovanje tal vam pomaga preprečiti gnečo in zagotavlja hitro potovanje signalov. Načrtujete tudi prostor za napajalne in taktne linije. Ta korak določa strukturo za preostali proces fizičnega načrtovanja VLSI.

V tej fazi vam pri načrtovanju tlorisa in drugih nalogah pomaga veliko orodij. Med najbolj priljubljenimi orodji so :

Prevajalnik Synopsys IC II: Hitro postavljanje in usmerjanje, zasnova, ki upošteva porabo energije.
Mentor Graphics Calibre: Preveri pravila in uskladi postavitev s shemo.
ANSYS RedHawk: Preveri moč in zanesljivost.
Tannerjeva orodja: Primerna za analogno in mešano postavitev signalov.
Avanti Hercules: Preveri celovitost signala in napajanja.
OpenROAD: Odprtokodno orodje za fizično oblikovanje.
KLATencor L-Edit: Uporablja se za postavitev integriranega vezja po meri.

Nasvet: Izberite orodje, ki ustreza potrebam vašega projekta in znanju vaše ekipe.

Postavitev in usmerjanje

Po načrtovanju tlorisa se lotite postavitve in usmerjanja. Vsako celico ali blok postavite na svoje mesto. Povezani bloki naj bodo tesno skupaj. To pomaga, da se signali hitreje premikajo in prihrani energijo. Prav tako poskrbite, da se čip ne pregreje preveč.

Nato usmerite žice. Narišete poti za signale med bloki. Uravnotežite hitrost in se izognete prenatrpanim potem. Preverite tudi, ali vaša postavitev upošteva pravila za izdelavo čipov. Ti koraki pomagajo, da vaš čip dobro deluje in ga je lažje izdelati.

V fazi fizičnega načrtovanja sledite tem glavnim korakom:

Razdelite in tlorisajte čip.
Postavite celice in bloke.
Zgradite drevo ure.
Napeljite žice.
Preverite pravila in izdelavnost.
Optimizirajte moč.

Ko končate fazo fizičnega načrtovanja, imate postavitev pripravljeno za proizvodnjo. Ta korak je ključen za vsak VLSI projekt.

Oblikovanje za preizkušljivost

Ko delate na VLSI čipu, želite zagotoviti, da ga lahko enostavno preizkusite. Zasnova za preizkusnost vam pomaga zgodaj odkriti težave in jih odpraviti, preden čip doseže stranke. Čipu dodate posebne funkcije, da lahko preverite, ali vse deluje po načrtih. Te funkcije pospešijo testiranje in vam pomagajo prihraniti denar med proizvodnjo.

Testne funkcije

Za izboljšanje testnosti čipa uporabite več tehnik. Te metode vam pomagajo odkriti napake in zagotoviti, da vaš čip dobro deluje.

Skeniranje vam omogoča nadzor in preverjanje flip-flopov znotraj čipa med testi.
Mejno skeniranje vam pomaga preizkusiti povezave med čipi na plošči brez uporabe sond.
Vgrajeno samopreizkušanje (BIST) doda testno strojno opremo znotraj čipa, da se lahko sam preizkusi.
Memory BIST (MBIST) preveri pomnilniške bloke znotraj vašega čipa.
ATPG (samodejno generiranje testnih vzorcev) ustvarja vzorce, ki vam pomagajo najti napake po izdelavi.

Te funkcije povečajo pokritost s testiranjem in skrajšajo čas, potreben za testiranje. Napake lahko hitro odkrijete in se izognete pošiljanju slabih čipov strankam.

Nasvet: Testne funkcije dodajte že zgodaj v procesu načrtovanja. To olajša testiranje in zniža stroške.

Pri uporabi teh tehnik opazite številne prednosti. Spodnja tabela prikazuje, kako zasnova za testiranje pomaga vašemu čipu:

Izkoristite	Opis
Odkrivanje napak	Napake v čipu odkrijete zgodaj.
Izboljšanje proizvodnega donosa	Med proizvodnjo odpravite težave in dobite več dobrih sekancev.
Zanesljivost	Poskrbite, da bo vaš čip dolgo časa dobro deloval.

Kompleksne čipe lahko testirate hitreje in natančneje. Zagotavljate visokokakovostne čipe, ki delujejo po pričakovanjih.

Skenirne verige

Skenirne verige igrajo veliko vlogo pri testiranju VLSI čipov. Flip-flope povežete v verigo, da lahko med testiranjem nastavite in odčitate njihove vrednosti. Ta nastavitev vam omogoča, da preverite notranjost čipa, ne da bi ga razstavili.

Za iskanje napak v logičnih blokih uporabljate verige skeniranja. Nadzorujete vsak flip-flop in opazujete, kako se signali premikajo skozi vaš čip. Ta metoda vam pomaga odkriti težave, ki bi jih običajni testi lahko spregledali.

Z dodajanjem verig skeniranja olajšate testiranje čipa in ga naredite zanesljivejšim. Prav tako zmanjšate tveganje dragih okvar po tem, ko je vaš čip vgrajen v izdelke.

Opomba: Če dobro načrtujete verige skeniranja, lahko prihranite čas in izboljšate kakovost čipa.

Zgodnja integracija načrtovanja za testiranje vam pomaga skrajšati čas testiranja in se izogniti dragim napakam. Izdelate čipe, ki trajajo dlje in delujejo bolje.

Analiza časa

Časovna analiza vam pomaga zagotoviti, da vaš čip deluje s pravo hitrostjo. Ta korak uporabite za preverjanje, ali se signali dovolj hitro premikajo skozi čip. Če preskočite časovno analizo, vaš čip morda ne bo deloval po načrtih. V VLSI je časovna analiza eno najpomembnejših preverjanj, preden končate z načrtovanjem.

Statično merjenje časa

Za preverjanje časa čipa brez izvajanja testnih vzorcev uporabite statično analizo časa (STA) . STA pregleda vsako pot v vezju in preveri, ali signali prispejo pravočasno. Ta metoda vam pomaga zgodaj odkriti težave. Ni vam treba uporabljati vhodnih vektorjev, zato lahko hitro preverite vse možne poti.

Tukaj je nekaj pogostih metod za analizo časa, ki jih lahko uporabite:

Statična časovna analiza (STA)
Dinamična časovna analiza (DTA)
Statistična statična časovna analiza (SSTA)
Analiza časa odjave
Večkotna in večmodalna (MCMM) analiza
Analiza variacij na čipu (OCV)

STA igra veliko vlogo pri preprečevanju kršitev časovnih parametrov. Želite, da signali dosežejo flip-flope in registre ob pravem trenutku. Če signali prispejo prepozno ali prezgodaj, lahko vaš čip odpove. Več kot 80 % napak v zasnovi silicija se zgodi zaradi kršitev časovnih parametrov. STA vam pomaga preprečiti te drage napake.

Opomba: Statična časovna analiza preveri največjo hitrost vašega čipa in zagotovi, da vsi signali prispejo pravočasno. Ta korak je ključnega pomena za delujoč čip.

Časovni zaključek

Časovna zapora je postopek, s katerim odpravite vse težave s časovnim usklajevanjem v čipu. Želite, da vsak signal doseže svoj časovni cilj. Morda boste morali spremeniti zasnovo, premakniti bloke ali prilagoditi dolžine žic. Časovna zapora je lahko zahtevna, vendar je ključna za delujoč čip.

Za dosego časovnega zaključka sledite tem korakom:

Analizirajte poročila o časovnem usklajevanju s strani STA.
Poiščite poti, ki ne upoštevajo časa.
Spremenite svojo zasnovo, da popravite te poti.
Znova zaženite STA, da preverite, ali ste odpravili težave.
Ponavljajte, dokler ne pridete do časovnega zaključka.

Za pomoč pri časovnem zaključku lahko uporabite posebna orodja. Ta orodja vam pokažejo, katere poti je treba izboljšati. Lahko spremenite svojo zasnovo in hitro vidite rezultate. Časovni zaključek zagotavlja, da bo vaš čip deloval z želeno hitrostjo.

Nasvet: Začnite delati na časovnem zaključku zgodaj. Odpravljanje težav s časom na koncu je lahko zelo težko.

Preden lahko dokončate zasnovo VLSI, potrebujete časovno sklenitev. Ta korak vam daje zaupanje, da bo vaš čip deloval v resničnem življenju.

Fizično preverjanje

Fizično preverjanje preveri , ali je postavitev vašega čipa pripravljena za izdelavo. Želite biti prepričani, da bo vaš čip deloval in upošteval vsa pravila livarne. Ta korak vam pomaga najti napake, preden izdelate čip. Uporabite različna preverjanja, da vidite, ali je vaša postavitev varna in pravilna.

Tukaj je tabela, ki navaja glavne korake fizičnega preverjanja in kaj počnejo:

Korak preverjanja	Namen
Preverjanje pravil oblikovanja (DRC)	Preveri, ali postavitev upošteva pravila livarne za širino in razmik.
Postavitev v primerjavi s shemo (LVS)	Prepriča se, da se postavitev ujema z načrtom vezja ali shemo.
Preverjanje električnih pravil (ERC)	Odkrije električne težave, kot so manjkajoče žice ali prevelika kapacitivnost.

DR Kongo

Začnete s preverjanjem pravil načrtovanja, imenovanim DRC. To preverjanje pregleda postavitev vašega čipa in jo primerja s pravili livarne. Ta pravila določajo, kako široke morajo biti žice in kako oddaljene morajo biti med seboj. Če kršite ta pravila, vaš čip morda ne bo deloval ali pa ga bo težko izdelati.

DRC je del fizičnega preverjanja . Pomaga vam najti težave, kot so žice, ki so preblizu skupaj, ali premajhne oblike. Odpravljanje teh težav olajša izdelavo čipa in ga naredi zanesljivejšega.

Proces	Osredotočite	Namen
DR Kongo	Fizično preverjanje	Zagotavlja, da je čip mogoče izdelati ob upoštevanju pravil načrtovanja.

Nasvet: Preden končate z načrtovanjem, vedno zaženite DRC. Ta korak prihrani čas in denar.

LVS

Po DRC preverite postavitev v primerjavi s shemo ali LVS. S tem preverjanjem se prepričate, da se vaša postavitev ujema z vašim načrtom vezja. Želite, da se vsaka žica in del v vaši postavitvi ujema s shemo.

LVS se nanaša na električno preverjanje. Preveri, ali bo vaš čip deloval po načrtih. Če LVS odkrije kaj narobe, morate to odpraviti, preden nadaljujete.

Proces	Osredotočite	Namen
LVS	Električno preverjanje	Zagotavlja, da se postavitev ujema s shemo za pravilno delo.

Fizično preverjanje je pomemben del VLSI procesa. Ko uporabljate DRC in LVS, se prepričate, da je vaša zasnova pravilna in pripravljena na naslednji korak.

Predelovalne dejavnosti

Ko končate z odlepljanjem trakov v ciklu načrtovanja VLSI, začnete z izdelavo . Ta korak vašo zasnovo čipa spremeni v resnično stvar. Vaše ideje se spremenijo v silicijeve čipe. Ti čipi se vgrajujejo v telefone, računalnike in druge naprave.

Obdelava rezin

Obdelava rezin je prvi del izdelave čipov. Uporabite tanek kos silicija, imenovan rezina. Sledite številnim korakom za izgradnjo plasti in vezij na njej. Vsak korak doda nekaj pomembnega vašemu čipu.

Tukaj so glavni koraki obdelave rezin :

Čiščenje površin
Oblogo očistite, da se znebite prahu.
Začetna oksidacija
Na rezini vzgojite tanko oksidno plast.
CVD nanašanje
Nove materiale nanesete na rezino s posebnim plinom.
Premaz fotorezista
Oblogo prekrijete z materialom, ki reagira na svetlobo.
Metalizacija in medsebojna povezava
Za povezavo delov čipa dodate kovino.
Kemijsko mehansko poliranje (CMP)
Oblat spolirate, da postane raven in gladek.
Končno testiranje in pakiranje
Preizkusiš čip in ga pripraviš za pakiranje.

Za izdelavo kompleksnih čipov lahko ponovite nekaj korakov. Vsaka faza vam pomaga sestaviti čip, ki ustreza vašemu načrtu.

Nasvet: Skrbna obdelava rezin preprečuje napake in izdeluje boljše čipe.

Livarske stopnice

Po obdelavi rezin pošljete čip v livarno za izdelavo traku. Vsaka livarna uporablja svoje načine izdelave čipov. Imajo različne poslovne sloge, tehnologijo in raziskovalne cilje.

Tukaj je tabela, ki prikazuje, kaj počnejo vodilni proizvajalci :

Proizvajalec	Poslovni model	Fokus procesnega vozlišča	Osredotočenost na raziskave in razvoj
TSMC	Livarna Pure-play	Manjša procesna vozlišča	Izboljšanje procesnih vozlišč in povečanje donosov
Intel	Navpična integracija	Vrnitev vodstva v tehnologiji	Nova embalaža, čipi umetne inteligence, kvantno računalništvo
Samsung	Livarna in pomnilniški čip	Napredna vozlišča	Nove ideje v pomnilniku in logičnih čipih

Izberite livarno, ki ustreza vašim potrebam. Nekatere livarne izdelujejo manjše in hitrejše čipe. Druge delajo na novih embalažah ali posebnih funkcijah. Vaš korak odstranjevanja traku je odvisen od tega, kaj livarna najbolje zna.

Izdelava je zelo pomemben del cikla načrtovanja VLSI. Za doseganje dobrih rezultatov po odstranitvi traku morate upoštevati vsak korak.

Testiranje in pakiranje

Električno preskušanje

Vsak čip morate preveriti, preden zapusti tovarno. Električno testiranje zagotavlja, da vaš čip deluje po načrtih. Ta korak vam pomaga odkriti težave pri izdelavi čipa. Za testiranje čipov se uporabljajo različni načini. Nekateri pogosti načini so:

Modeliranje napak
Oblikovanje za preizkušljivost (DFT)
Samodejno generiranje testnih vzorcev (ATPG)
Testiranje mejnega skeniranja (JTAG)
Funkcionalno preskušanje
Parametrično testiranje

DFT vam omogoča dodajanje posebnih funkcij že pri načrtovanju čipa. Te funkcije poenostavljajo testiranje. Vgrajeno samopreizkušanje (BIST) omogoča, da se čip testira sam. Za to ne potrebujete dodatnih orodij. ATPG ustvarja testne vzorce za hitro iskanje napak. Te metode vam pomagajo prihraniti denar in čas. Težave lahko odpravite, preden stranke prejmejo čip. Dobro testiranje pomeni, da uporabnikom pridejo le delujoči čipi. To ohranja ljudi zadovoljne.

Nasvet: Električno testiranje vam pomaga odkriti napake zgodaj. Zagotavlja pravilno delovanje vašega VLSI čipa.

Metode pakiranja

Po testiranju morate zaščititi svoj čip in ga povezati. Embalaža to delo opravi namesto vas. Način pakiranja čipa vpliva na to, kako dobro deluje. Vpliva tudi na njegovo življenjsko dobo. Upoštevati morate toploto, moč in signale.

Tehnologija medsebojnega povezovanja je pomembna pri pakiranju. Mikroizbokline , prehodi skozi silicij (TSV) in prerazporeditvene plasti (RDL) pomagajo povezati čip. Mikroizbokline so dobre za povezave med čipom in podlago. Lahko pa imajo težave s toploto in tresenjem. Elektromigracija in toplotna migracija lahko škodujeta zanesljivosti.

TSV-ji omogočajo, da se signali in toplota premikajo gor in dol po čipu. To pomaga čipu, da deluje bolje. Vendar pa lahko različni materiali počijo ali se zlomijo, ko se čip segreje ali ohladi.

Za boljšo embalažo morate preučiti toploto, elektriko in silo. Uporaba novih materialov, kot so visokogostotni medsebojni priključki in napredni termični materiali, pomaga nadzorovati toploto. Prav tako podaljša življenjsko dobo čipa. Ker čipi postajajo hitrejši in manjši, je dobra zasnova embalaže pomembnejša.

Vidite lahko, da sta testiranje in pakiranje pomembna. Pomagata, da vaš čip dobro deluje in dolgo zdrži.

Validacija silicija

Ko končate z izdelavo čipa, morate preveriti, ali deluje po načrtih. Ta korak se imenuje validacija silicija. Želite se prepričati, da se vaš čip ujema z originalno zasnovo in dobro deluje v resničnem življenju.

Preverjanja po izdelavi

Po izdelavi preizkusite prve čipe, ki pridejo iz tovarne. Ti čipi se imenujejo prototipi. Postavite jih na posebne plošče in izvedete številne teste. Iščete težave, ki se niso pojavile med prejšnjimi preverjanji. Včasih se hrošči izognejo prvemu krogu testiranja. Zdaj jih lahko najdete, ker čip deluje z resnično sistemsko hitrostjo.

Za validacijo silicija sledite standardnemu postopku:

Predsilicijeva verifikacija uporablja programsko opremo za testiranje čipa, preden je izdelan. Testne primere zaženete v simulatorju. Ta korak preveri, ali se vaša koda RTL ujema s specifikacijo.
Post-silicijeva validacija se začne, ko dobite pravi čip. Čip preizkusite na strojni opremi. Vidite, kako deluje v realnem času in v resničnih pogojih.

Opomba: Validacija po uporabi silicija vam pomaga najti težave, ki se pojavijo le, ko čip deluje s polno hitrostjo ali v resničnem okolju.

Končni izdelek

Ko opravite vse preglede, veste, ali je vaš čip pripravljen za trg. Preverite, kako čip deluje, koliko energije porabi in ali izpolnjuje vse vaše cilje. Če odkrijete težave, jih lahko odpravite, preden izdelate več čipov.

Tukaj je preprosta tabela, ki prikazuje razliko med predsilicijevimi in postsilicijevimi koraki:

Korak	Ko se to zgodi	Na čem testirate	Hitrost testiranja
Predsilicijeva preverba	Pred izdelavo	Simulator programske opreme	Ni dejanska hitrost sistema
Validacija po siliciju	Po izdelavi	Prava strojna oprema	Dejanska hitrost sistema

Za zagotovitev delovanja vašega VLSI čipa po načrtih potrebujete validacijo silicija. Ta korak vam daje zaupanje, da bo vaša zasnova v resničnem svetu uspešna.

Zanesljivejše načrtovanje čipov VLSI lahko povečate tako, da sledite vsaki fazi. Na ta način se lahko izognete napakam in ohranite stabilnost svojega dela. Poznavanje poteka načrtovanja VLSI vam pomaga izboljšati hitrost, velikost in porabo energije. Nove stvari, kot sta avtomatizacija, ki jo poganja umetna inteligenca, in 3D-integracija, spreminjajo prihodnost VLSI. Če želite napredovati v svojem poklicu, se naučite novih veščin, pridobite certifikate in se pogovarjajte s strokovnjaki. Ta cikel vam pomaga graditi boljše čipe in ostati korak pred drugimi v tehnologiji.

Trend	Vpliv na polprevodniško tehnologijo
Avtomatizacija oblikovanja z umetno inteligenco	Omogoča hitrejše in enostavnejše načrtovanje čipov
Strategije za optimizacijo porabe energije	Pomaga majhnim napravam pri boljšem delovanju
Tehnike 3D integracije	Omogoča boljši nadzor hitrosti in toplote
Pristopi, ki dajejo prednost varnosti	Varuje čipe pred hekerji
Napredna orodja za simulacijo	Preverja načrte hitreje in natančneje

Preverite svoje znanje in odpravite šibke točke.
Pridobite praktično vajo.
Obiskujte posebne tečaje.
Spoznajte se in se pogovorite z ljudmi na terenu.

FAQ

Kaj je cikel načrtovanja VLSI?

Za izdelavo čipa korak za korakom sledite ciklu načrtovanja VLSI. Ta cikel vam pomaga pri načrtovanju, izdelavi in testiranju čipa. Vsaka faza zagotavlja, da vaš čip dobro deluje in izpolnjuje vaše potrebe.

Zakaj je VLSI pomemben v elektroniki?

Z uporabo VLSI se na en sam čip namestijo milijoni drobnih delcev. Zaradi tega so naprave manjše, hitrejše in pametnejše. Telefoni, računalniki in avtomobili uporabljajo VLSI čipe za boljše delovanje.

Kako začnete oblikovalski projekt?

Začnete tako, da zapišete, kaj želite, da vaš čip počne. Postavite si jasne cilje in naštejete funkcije. To vam in vaši ekipi pomaga, da ostanete osredotočeni in se izognete napakam.

Katera orodja pomagajo pri načrtovanju VLSI?

Za risanje, testiranje in preverjanje čipa uporabljate posebno programsko opremo . Orodja, kot so Synopsys, Mentor Graphics in Cadence, vam pomagajo pri načrtovanju, simulaciji in preverjanju čipa pred izdelavo.

Ali lahko popravite napake po izdelavi čipa?

Med testiranjem lahko najdete in odpravite nekatere napake. Če odkrijete večje težave, boste morda morali spremeniti zasnovo in izdelati nov čip. Skrbno načrtovanje vam pomaga preprečiti drage napake.