1. Giới thiệu
1.1 Cuộc cách mạng 5G và những thách thức của PCB
Việc triển khai công nghệ không dây 5G trên toàn cầu đánh dấu sự chuyển đổi quan trọng nhất trong cơ sở hạ tầng viễn thông kể từ khi ra đời công nghệ 4G LTE. Công nghệ này hoạt động trên hai dải tần riêng biệt: dải tần dưới 6 GHz cho vùng phủ sóng rộng và dải tần sóng milimét (mmWave) từ 24 đến 77 GHz cho độ phân giải cực cao.
Tốc độ truyền dữ liệu của mạng 5G đòi hỏi độ chính xác chưa từng có trong thiết kế mạch in (PCB). Không giống như các ứng dụng PCB thông thường, hệ thống 5G phải xử lý các tần số tín hiệu mà ngay cả những sai sót nhỏ nhất trong thiết kế cũng có thể gây ra suy giảm hiệu suất nghiêm trọng.
Theo phân tích ngành, thị trường cơ sở hạ tầng 5G toàn cầu dự kiến sẽ vượt quá 47.7 tỷ đô la vào năm 2027, thúc đẩy nhu cầu khổng lồ đối với các giải pháp PCB hiệu suất cao. Sự tăng trưởng này tạo ra cả cơ hội và thách thức cho các nhà thiết kế PCB, những người phải nắm vững mối quan hệ phức tạp giữa các đặc tính vật liệu, cấu hình lớp và hành vi tín hiệu ở tần số vô tuyến. Quá trình chuyển đổi từ 4G sang 5G không chỉ đơn thuần là một bản nâng cấp nhỏ mà đòi hỏi phải suy nghĩ lại một cách cơ bản về kiến trúc xếp lớp PCB.
Hình 1 – Phổ tần số với các dải tần dưới 6 GHz và sóng milimét được làm nổi bật.
1.2 Vai trò quan trọng của thiết kế kiến trúc xếp lớp trong hiệu năng 5G
Cấu trúc xếp lớp PCB - sự sắp xếp được phối hợp cẩn thận của các lớp đồng, vật liệu điện môi và chất nền lõi - đóng vai trò là nền tảng mà trên đó toàn bộ tính toàn vẹn của tín hiệu 5G phụ thuộc vào. Ở tần số sóng milimét, năng lượng điện từ hoạt động theo các nguyên tắc dường như trái ngược với trực giác của các nhà thiết kế quen thuộc với các ứng dụng tần số thấp hơn. Bước sóng tín hiệu thu nhỏ xuống kích thước milimét, khiến cho...
Các đặc điểm như các đoạn mạch ngắn và sự gián đoạn đường dẫn tín hiệu, vốn không đáng kể ở tần số 1 GHz, lại trở thành nguồn gây phản xạ và suy hao tín hiệu đáng kể ở tần số 28 GHz.
Một thiết kế mạch in 5G đúng chuẩn phải đồng thời đáp ứng nhiều yêu cầu cạnh tranh: trở kháng được kiểm soát để ngăn chặn phản xạ tín hiệu, tổn hao chèn thấp để duy trì cường độ tín hiệu, khả năng chắn nhiễu điện từ (EMI) hiệu quả để ngăn chặn nhiễu xuyên kênh giữa các mạch, và khả năng quản lý nhiệt mạnh mẽ để tản nhiệt từ các bộ khuếch đại RF tiêu thụ nhiều điện năng. Cấu hình lớp mạch ảnh hưởng trực tiếp đến từng thông số này, khiến nó trở thành quyết định quan trọng nhất trong toàn bộ quy trình thiết kế mạch in 5G.
2. Hiểu rõ các yêu cầu của PCB 5G
2.1 Phổ tần số và đặc tính tín hiệu 5G
Băng tần dưới 6 GHz: Nền tảng cho vùng phủ sóng rộng khắp
Dải tần dưới 6 GHz, bao gồm các tần số từ 600 MHz đến 6 GHz, đại diện cho xương sống vùng phủ sóng của 5G. Các tần số thấp hơn này cung cấp các đặc tính truyền dẫn cần thiết cho việc triển khai mạng diện rộng, mang lại khả năng xuyên thấu tòa nhà vượt trội và phạm vi xa hơn so với sóng milimet (mmWave). Từ góc độ thiết kế mạch in (PCB), tín hiệu dưới 6 GHz đặt ra những thách thức vừa phải, khắt khe hơn so với 4G LTE nhưng ít khắc nghiệt hơn so với các ứng dụng sóng milimet.
Dải tần mmWave (24-77 GHz): Yêu cầu độ chính xác cực cao Mạng 5G sóng milimét, hoạt động chủ yếu ở các băng tần 24 GHz, 28 GHz, 39 GHz và 77 GHz, đẩy công nghệ PCB đến giới hạn của nó. Ở tần số 28 GHz, bước sóng trong một tấm laminate Rogers RO4350B điển hình (Dk = 3.48) chỉ đo được 5.7 mm. Điều này có nghĩa là một đoạn mạch ngắn có chiều dài cộng hưởng quan trọng chỉ bằng một phần tư bước sóng chỉ dài 1.4 mm. Các lỗ xuyên mạ truyền thống, thường để lại các đoạn mạch ngắn 2-3 mm, trở thành các bộ cộng hưởng ký sinh đáng kể có thể phá hủy hoàn toàn tính toàn vẹn của tín hiệu.
Hình 2 – So sánh bước sóng chi tiết thể hiện các kích thước vật lý
2.2 Các thông số điện quan trọng cho các mô-đun 5G
Một số thông số điện chi phối hiệu suất của PCB 5G, mỗi thông số đều cần được xem xét cẩn thận trong quá trình thiết kế cấu trúc lớp. Hằng số điện môi (Dk hoặc εr) quyết định tốc độ truyền tín hiệu và các giá trị trở kháng được kiểm soát. Đối với các ứng dụng 5G, độ ổn định của Dk trên cả tần số và nhiệt độ là tối quan trọng. Vật liệu có Dk thay đổi 5% theo nhiệt độ sẽ gây ra sự thay đổi trở kháng tạo ra phản xạ và làm suy giảm tính toàn vẹn tín hiệu trong các mạch RF chính xác.
Hệ số tổn hao (Df), còn được gọi là hệ số tan δ, định lượng tổn hao điện môi. Vật liệu FR-4 tiêu chuẩn có giá trị Df từ 0.015 đến 0.020 ở tần số 10 GHz, trong khi các vật liệu hiệu suất cao như Rogers RO3003 đạt được 0.0010 ở cùng tần số, cải thiện gấp 15-20 lần.
Dung sai kiểm soát trở kháng được thắt chặt đáng kể đối với các ứng dụng 5G. Trong khi dung sai trở kháng ±10% có thể đủ cho nhiều ứng dụng, các mạch RF 5G thường yêu cầu kiểm soát ±5% hoặc chặt chẽ hơn.
| Vật liệu | Điện môi Hằng số (Dk) | tản tố (Df) | Ứng dụng tốt nhất |
| Tiêu chuẩn FR-4 | 4.2-4.5 @ 1GHz | 0.015-0.020 | Kỹ thuật số, dưới 6 GHz, không quan trọng |
| Rogers RO4350B | 3.48 ở 10GHz | 0.0037 | RF dưới 6 GHz, sóng milimét tiết kiệm chi phí |
| Rogers RO3003 | 3.00 ở 10GHz | 0.0010 | Trạm gốc mmWave hiệu suất cao |
| RT/duroid 5880 | 2.20 ở 10GHz | 0.0009 | Tổn thất cực thấp >20 GHz, mảng pha |
Bảng 1: So sánh các vật liệu nhiều lớp tần số cao cho ứng dụng PCB 5G
2.3 Yêu cầu về vật lý và nhiệt độ
Các mạch in 5G thường yêu cầu 10-16 lớp đồng để đáp ứng yêu cầu định tuyến dày đặc của các bộ thu phát RF hiện đại, bộ xử lý băng tần cơ sở, mạch quản lý nguồn và các giao diện kỹ thuật số liên quan. Công nghệ kết nối mật độ cao (HDI) với các lỗ siêu nhỏ có đường kính chỉ 0.1 mm, các lỗ mù và lỗ chìm, và khả năng định tuyến ở mọi lớp trở nên thiết yếu để đạt được mật độ linh kiện mà việc tích hợp hệ thống 5G yêu cầu trong khi vẫn duy trì các đường dẫn tín hiệu có trở kháng được kiểm soát.
Quản lý nhiệt độ đặt ra những thách thức đáng kể trong thiết kế 5G. Các bộ khuếch đại công suất trong các ứng dụng trạm gốc có thể tiêu tán 50-100 watt, tạo ra các điểm nóng cục bộ đạt đến 85-100°C trong quá trình hoạt động. Lớp nền PCB phải có độ dẫn nhiệt đủ cao (≥1.5 W/m·K) để tản nhiệt khắp diện tích bảng mạch và truyền nhiệt đến các bộ tản nhiệt hoặc hệ thống quản lý nhiệt. Khả năng chịu nhiệt độ cao, được đo bằng Chỉ số Nhiệt tương đối (RTI) ≥150°C, đảm bảo tính ổn định của vật liệu trong điều kiện hoạt động liên tục.
Dung sai sản xuất đối với PCB 5G phải được siết chặt đáng kể. Độ chính xác căn chỉnh giữa các lớp đồng phải đạt ±75 μm (±3 mils) hoặc tốt hơn đối với các ứng dụng sóng milimét, so với ±150 μm đối với các thiết kế thông thường.
3. Lựa chọn vật liệu cho các cấu trúc xếp chồng 5G
3.1 Vật liệu nhiều lớp tần số cao
Vật liệu Rogers: Tiêu chuẩn ngành về hiệu suất RF
Các tấm laminate tần số cao của Rogers Corporation đã trở thành tiêu chuẩn thực tế cho các ứng dụng PCB 5G, cung cấp các đặc tính điện môi được thiết kế cẩn thận, duy trì ổn định trên phạm vi tần số và nhiệt độ rộng. Dòng RO4000, đặc biệt là RO4350B, đạt được sự cân bằng tuyệt vời giữa hiệu suất RF và khả năng sản xuất. Với hằng số điện môi là 3.48 ±0.05 và hệ số tổn hao là 0.0037 ở 10 GHz, RO4350B cung cấp khả năng kiểm soát trở kháng có thể dự đoán được trong khi sử dụng các kỹ thuật xử lý FR-4 tiêu chuẩn mà không cần xử lý lỗ xuyên đặc biệt hoặc thông số khoan được sửa đổi.
Đối với các ứng dụng đòi hỏi tổn hao thấp hơn nữa, dòng RO3000 mang lại hiệu suất vượt trội. RO3003, với cấu trúc PTFE chứa gốm, đạt được Df là 0.0010 và Dk là 3.00, các đặc tính này duy trì ổn định đáng kể từ 10 MHz đến 40 GHz. Vật liệu này vượt trội trong thiết kế bộ khuếch đại công suất trạm gốc và các ứng dụng khác mà mỗi phần mười dB tổn hao chèn đều ảnh hưởng đến hiệu suất hệ thống. Nhược điểm là chi phí vật liệu cao hơn (thường gấp 3-5 lần RO4350B) và yêu cầu chế tạo khắt khe hơn.
Hình 3 – Mặt cắt ngang của cấu trúc tấm nhiều lớp Rogers RO4350B, thể hiện lá đồng, hệ thống nhựa và cốt sợi thủy tinh.
3.2 Chuẩn FR-4 trong các ứng dụng 5G: Hiểu rõ những hạn chế
Vật liệu FR-4 tiêu chuẩn vẫn khả thi cho một số phần cụ thể trong thiết kế 5G, đặc biệt là các phần xử lý tín hiệu số, mạng phân phối điện và các ứng dụng dưới 6 GHz, nơi yêu cầu về hiệu suất RF không quá khắt khe. FR-4 chất lượng cao hiện đại từ các nhà sản xuất như Shengyi, Panasonic và ITEQ có thể đạt được giá trị Df từ 0.012-0.015 ở tần số 5 GHz khi sử dụng hệ thống nhựa và cốt sợi thủy tinh phù hợp.
Phù hợp với nhiều đường truyền tín hiệu dưới 6 GHz.
Tuy nhiên, những hạn chế của FR-4 trở nên rõ rệt hơn ở tần số cao hơn. Hệ số dẫn điện (Dk) của vật liệu này thường thay đổi khoảng ±10% trong phạm vi nhiệt độ hoạt động (-40°C đến +85°C), so với ±2% đối với các vật liệu nhiều lớp tần số cao. Sự thay đổi này dẫn đến dao động trở kháng, có thể gây ra lỗi bit do phản xạ trong các giao diện kỹ thuật số tốc độ cao và làm giảm hiệu suất hệ thống RF. Thêm vào đó, việc gia cường bằng sợi thủy tinh của FR-4 tạo ra sự biến đổi cục bộ trong Dk hiệu dụng - "hiệu ứng dệt sợi" - gây ra vấn đề đối với các đường dẫn chạy ở góc xiên so với mẫu sợi thủy tinh.
3.3 Chiến lược kết hợp nhiều lớp: Tối ưu hóa hiệu năng và chi phí
Các cấu trúc xếp chồng lai kết hợp vật liệu nhiều lớp tần số cao với FR-4 mang đến một phương pháp tuyệt vời để cân bằng hiệu suất và chi phí trong các thiết kế 5G phức tạp. Chiến lược cốt lõi là chỉ sử dụng các vật liệu tổn hao thấp đắt tiền ở những nơi truyền tín hiệu RF, trong khi sử dụng FR-4 tiết kiệm hơn cho các lớp bên trong mang tín hiệu số, phân phối điện và hỗ trợ cơ học. Một cấu trúc xếp chồng lai điển hình có thể sử dụng Rogers RO4350B cho hai lớp ngoài cùng (L1 và L12 trong thiết kế 12 lớp) nơi đặt các đường truyền vi dải RF, với lõi FR-4 tạo thành các lớp bên trong.
Hình 4 – Sơ đồ mặt cắt ngang của cấu trúc xếp chồng lai 12 lớp, thể hiện các lớp ngoài Rogers RO4350B dành cho tín hiệu RF.
4. Chiến lược cấu hình lớp cho 5G
4.1 Nguyên tắc cơ bản về xếp chồng các thành phần
Trước khi đi sâu vào cấu hình lớp cụ thể, một số nguyên tắc cơ bản chi phối tất cả các thiết kế cấu trúc PCB 5G chuyên nghiệp. Tính đối xứng là yếu tố quan trọng nhất trong sản xuất: cấu trúc phải được cân bằng xung quanh đường tâm của bo mạch để ngăn ngừa hiện tượng cong vênh trong quá trình ép màng và chu kỳ nhiệt. Điều này có nghĩa là phải cân bằng trọng lượng đồng, độ dày lõi và số lượng vật liệu prepreg ở hai phía đối diện của mặt phẳng trung tâm. Một bo mạch có nhiều đồng ở một phía sẽ bị cong vênh như khoai tây chiên sau khi hàn chảy lại - một kết quả không thể chấp nhận được đối với các cụm RF chính xác.
Việc đảm bảo sự liền kề của mặt phẳng tham chiếu cũng quan trọng không kém: mỗi lớp tín hiệu cần có một mặt phẳng nối đất hoặc mặt phẳng nguồn liền kề không bị gián đoạn. Điều này cung cấp đường dẫn trở về có độ tự cảm thấp mà các tín hiệu tần số cao yêu cầu, đồng thời bảo vệ lớp tín hiệu khỏi nhiễu.
Việc ghép cặp lớp tín hiệu liên quan đến việc nhóm các lớp tín hiệu theo chức năng và yêu cầu điện. Các cặp tín hiệu vi sai tốc độ cao nên được định tuyến trên cùng một lớp, với việc khớp chiều dài đạt được thông qua định tuyến hình zigzag thay vì chia các cặp tín hiệu giữa các lớp. Các lớp tín hiệu RF thường nằm ở các lớp ngoài, nơi chúng có thể được triển khai dưới dạng đường truyền vi dải, cung cấp khả năng truy cập dễ dàng để điều chỉnh và gỡ lỗi.
4.2 Kiến trúc xếp chồng 8 lớp: Điểm khởi đầu cho các thiết kế 5G
Cấu trúc xếp chồng 8 lớp thể hiện số lớp tối thiểu cần thiết cho các ứng dụng 5G cơ bản như thiết bị IoT, trạm thu phát sóng nhỏ hoặc các mô-đun RF dưới 6 GHz đơn giản. Mặc dù bị hạn chế so với số lớp cao hơn, một cấu trúc 8 lớp được thiết kế tốt có thể hỗ trợ hiệu quả các thiết kế có độ phức tạp vừa phải nếu người dùng có kỷ luật định tuyến và bố trí linh kiện cẩn thận.
Cấu hình 8 lớp được đề xuất:
∙ Lớp 1: Tín hiệu RF & Tốc độ cao quan trọng (microstrip, 50Ω)
∙ Lớp 2: Mặt phẳng tiếp đất (đường dẫn phản xạ RF chính)
∙ Lớp 3: Tín hiệu số tốc độ cao (đường truyền vi mạch, vi sai 50Ω hoặc 100Ω) ∙ Lớp 4: Mặt phẳng nguồn (+3.3V, +1.8V chia đôi)
∙ Lớp 5: Mặt phẳng nguồn (được phản chiếu: +3.3V, +1.8V tách biệt)
∙ Lớp 6: Tín hiệu số tốc độ cao (đường truyền dải, vuông góc với L3)
∙ Lớp 7: Mặt phẳng tiếp đất (đường dẫn trở về thứ cấp)
∙ Lớp 8: Tín hiệu RF & Tốc độ cao quan trọng (microstrip, 50Ω)
Cấu hình này đảm bảo tính đối xứng (L1-L2-L3-L4 phản chiếu L8-L7-L6-L5), đảm bảo mỗi lớp tín hiệu đều có một mặt phẳng tham chiếu liền kề và đặt các mặt phẳng nguồn ở trung tâm nơi điện dung của chúng phục vụ tốt nhất cho việc tách nhiễu. Độ dày điện môi điển hình có thể là: L1-L2 = 6 mils (RO4350B cho RF), L2-L3 = 8 mils (lõi), L3-L4 = 14 mils (vật liệu prepreg), L4-L5 = 20 mils (lõi), được phản chiếu đối xứng với L8.
4.3 Kiến trúc xếp chồng 12 lớp: Các ứng dụng 5G nâng cao
Đối với các hệ thống 5G tiên tiến như mô-đun trạm gốc, mảng anten MIMO khổng lồ hoặc điện thoại thông minh cao cấp, cấu trúc xếp chồng 12 lớp cung cấp mật độ định tuyến và hiệu suất toàn vẹn tín hiệu cần thiết để đạt được kết quả tối ưu. Các lớp bổ sung cho phép
Sự cách ly hoàn toàn giữa các phần RF, kỹ thuật số và nguồn điện, đồng thời cung cấp nhiều mặt phẳng nối đất để che chắn tốt hơn.
Cấu hình 12 lớp được tối ưu hóa cho mmWave:
∙ Lớp 1: Lớp tín hiệu RF A (đường cấp tín hiệu anten mmWave, vi dải 50Ω) ∙ Lớp 2: Mặt phẳng tiếp đất A (đường hồi tiếp RF chính, đồng 1 oz)
∙ Lớp 3: Lớp tín hiệu RF B (các đường dẫn RF thứ cấp, dải dẫn 50Ω)
∙ Lớp 4: Mặt phẳng tiếp đất B (Cách ly và hồi tiếp RF, đồng 1 oz)
∙ Lớp 5: Mặt phẳng nguồn A (Nguồn RF: nguồn PA +5V, đồng 2 oz)
∙ Lớp 6: Kỹ thuật số tốc độ cao (SerDes, DDR, PCIe stripline)
∙ Lớp 7: Kỹ thuật số tốc độ cao (định tuyến vuông góc với L6)
∙ Lớp 8: Mặt phẳng nguồn B (Nguồn điện kỹ thuật số: +3.3V, +1.8V, +1.2V, 2 oz Cu) ∙ Lớp 9: Mặt phẳng nối đất C (đường hồi tiếp và chắn tín hiệu kỹ thuật số, 1 oz Cu)
∙ Lớp 10: Tín hiệu tốc độ thấp & Định tuyến (điều khiển, I2C, SPI)
∙ Lớp 11: Mặt phẳng tiếp đất D (lớp chắn cuối cùng, 1 oz Cu)
∙ Lớp 12: Lớp tín hiệu RF C (RF thứ cấp, bố trí linh kiện, vi dải 50Ω) Cấu hình SGSGPSSPGSGS này mang lại hiệu suất vượt trội: bốn mặt phẳng nối đất riêng biệt tạo ra nhiều lớp chắn, các lớp RF được cách ly hoàn toàn khỏi nhiễu chuyển mạch kỹ thuật số và định tuyến RF dạng dải trên L3 cung cấp khả năng chắn tuyệt vời cho các đường dẫn nhạy cảm. Cấu trúc xếp chồng duy trì tính đối xứng qua mặt phẳng trung tâm L6-L7.
Hình 5 – Mặt cắt chi tiết của cấu trúc PCB 5G 12 lớp, thể hiện độ dày các lớp, trọng lượng đồng và mặt phẳng tín hiệu/lớp.
5. Các kỹ thuật nối đất cho mạch in 5G
5.1 Nguyên tắc cơ bản về nối đất cho thiết kế tần số cao
Ở tần số cao, nối đất không chỉ đơn thuần là điểm tham chiếu điện áp bằng không mà là một cấu trúc điện từ phức tạp, có hành vi chi phối hiệu suất toàn vẹn tín hiệu. Nguyên tắc cơ bản: dòng điện hồi tiếp tần số cao chảy trực tiếp bên dưới các đường tín hiệu liên quan, theo con đường có trở kháng tối thiểu. Con đường này không phụ thuộc vào điện trở DC mà phụ thuộc vào độ tự cảm; dòng điện hồi tiếp tự nhiên tập trung trong vùng có từ trường ghép nối mạnh nhất với dây dẫn tín hiệu.
Hiệu ứng bề mặt ở tần số sóng milimét có nghĩa là dòng điện hồi tiếp chỉ chảy trong vài trăm nanomet trên cùng của bề mặt mặt phẳng tiếp đất. Điều này làm cho độ hoàn thiện bề mặt và khả năng oxy hóa trở nên quan trọng một cách đáng ngạc nhiên; đồng bị xỉn màu có điện trở RF cao hơn so với đồng sáng bóng. Vì lý do này, nhiều nhà thiết kế chỉ định lớp phủ bề mặt ENIG (mạ niken không điện phân và mạ vàng) trên các mặt phẳng tiếp đất ở các khu vực RF quan trọng, mặc dù lớp niken tạo ra một chút điện cảm bổ sung.
5.2 Triển khai mặt phẳng tiếp đất rắn
Một mặt phẳng nối đất liên tục, không bị gián đoạn là đặc điểm quan trọng nhất của bất kỳ cấu trúc PCB tần số cao nào. Hãy hình dung mặt phẳng nối đất như một mặt hồ hoàn toàn nhẵn mịn để dòng điện hồi lưu chảy qua; bất kỳ vật cản nào (khoảng trống, khe hở, vết cắt) đều tạo ra sự nhiễu loạn, bức xạ năng lượng và phản xạ tín hiệu. Đối với các ứng dụng 5G, tính toàn vẹn của mặt phẳng nối đất là không thể thiếu: mỗi mặt phẳng nối đất phải kéo dài từ mép này đến mép kia của bo mạch với sự gián đoạn tối thiểu.
Khi việc chia tách mặt phẳng nối đất trở nên không thể tránh khỏi, có thể để tách biệt các phần analog và digital, hoặc để tạo khoảng cách tản nhiệt xung quanh các lỗ gắn, hãy sử dụng tụ điện nối để bắc cầu khoảng trống. Đặt các tụ điện 0.1 μF hoặc nhỏ hơn cách nhau 1-2 inch dọc theo đường chia tách, tạo ra một mạch ngắn AC ở tần số RF trong khi vẫn duy trì cách ly DC. Không bao giờ dẫn tín hiệu tốc độ cao hoặc tín hiệu RF qua các đường chia tách mặt phẳng nối đất; nếu một đường dẫn phải đi qua đường chia tách, hãy dẫn nó vuông góc để giảm thiểu diện tích vòng lặp và thêm một lỗ nối đất ngay cạnh điểm giao nhau.
5.3 Kỹ thuật khâu và rào chắn mặt đất
Việc bố trí chiến lược các lỗ nối đất để kết nối các mặt phẳng nối đất giữa các lớp là một trong những khía cạnh quan trọng nhưng thường bị bỏ qua nhất trong thiết kế PCB 5G. Ở tần số sóng milimét, độ tự cảm của ngay cả một kết nối đất ngắn cũng trở nên đáng kể. Một lỗ nối đất đường kính 10 mil xuyên qua bo mạch dày 62 mil có độ tự cảm khoảng 0.7 nH, tưởng chừng như không đáng kể, nhưng ở tần số 28 GHz, điều này tương ứng với trở kháng khoảng 123 ohms, đủ để làm suy giảm nghiêm trọng các kết nối đất ở tần số cao.
Giải pháp nằm ở việc sử dụng các mảng via song song. Sử dụng bốn via song song sẽ giảm điện cảm hiệu dụng xuống khoảng 4 lần (có tính đến hiệu ứng tương hỗ), đưa trở kháng kết nối về mức chấp nhận được hơn. Đối với các linh kiện RF quan trọng, hãy đặt 3-4 via nối đất ngay cạnh mỗi chân nối đất, kết nối với chân gần nhất.
Mặt phẳng tiếp đất chắc chắn. Hãy bố trí các lỗ xuyên này càng gần linh kiện càng tốt vì độ tự cảm tăng theo chiều dài lỗ xuyên, do đó đường dẫn ngắn là rất cần thiết.
Hình 6 – Hình chiếu từ trên xuống của bố cục PCB hiển thị mẫu đường khâu xung quanh lỗ xuyên mạch.
6. Kiểm soát trở kháng trong các lớp mạng 5G
6.1 Nguyên lý cơ bản về trở kháng điều khiển
Trở kháng được kiểm soát là nền tảng của tốc độ cao và tính toàn vẹn tín hiệu RF. Khi nguồn tín hiệu, đường truyền và điểm kết thúc đều có cùng trở kháng đặc trưng, năng lượng sẽ truyền hoàn toàn từ nguồn đến tải mà không bị phản xạ. Sự không khớp trở kháng khiến một phần tín hiệu phản xạ ngược trở lại nguồn, tạo ra sóng dừng, nhiễu vòng và nhiễu xuyên ký hiệu làm hỏng tín hiệu số và làm giảm hiệu suất hệ thống RF.
Đối với các ứng dụng 5G, trở kháng đơn 50 ohm đã trở thành tiêu chuẩn phổ biến cho các mạch RF và vi sóng. Giá trị này xuất phát từ sự tối ưu hóa giữa khả năng xử lý công suất và tổn hao trong cáp đồng trục, và toàn bộ hệ sinh thái RF - đầu nối, thiết bị thử nghiệm, linh kiện - đều giả định hệ thống 50 ohm.
Các giao diện kỹ thuật số tốc độ cao thường sử dụng trở kháng đơn 50 ohm (cho các tín hiệu đơn như xung nhịp) hoặc trở kháng vi sai 100 ohm (cho các cặp vi sai như MIPI, PCIe và USB).
6.2 Cấu hình vi dải cho tín hiệu RF
Đường truyền vi dải (microstrip) - một đường dẫn tín hiệu trên lớp ngoài của bo mạch với mặt phẳng nối đất trên lớp trong liền kề - là cấu hình đường truyền phổ biến nhất cho các mạch RF.
Trở kháng đặc trưng của đường truyền vi dải phụ thuộc vào chiều rộng đường dẫn (W), chiều cao so với mặt phẳng tiếp đất (H), độ dày lớp đồng (T) và hằng số điện môi của vật liệu nền (εr). Ở mức độ gần đúng bậc nhất, đường dẫn rộng hơn và lớp điện môi dày hơn sẽ làm tăng trở kháng, trong khi hằng số điện môi cao hơn sẽ làm giảm trở kháng.
Ví dụ tính toán đường truyền vi dải: để đạt được trở kháng 50Ω trên chất cách điện Rogers RO4350B dày 5 mil (εr = 3.48) với 1 oz đồng cần chiều rộng đường dẫn khoảng 11 mil. Cùng trở kháng đó trên chất cách điện dày 4 mil chỉ cần chiều rộng 8.5 mil, cho thấy độ nhạy cảm với độ dày chất cách điện.
Hình 7 – Sơ đồ mặt cắt ngang của hình học đường truyền vi dải
6.4 Trở kháng cặp vi sai cho giao diện tốc độ cao
Giao diện kỹ thuật số tốc độ cao hiện đại sử dụng tín hiệu vi sai truyền dữ liệu dưới dạng hiệu điện thế giữa hai tín hiệu bổ sung, nhờ khả năng chống nhiễu vượt trội và giảm nhiễu điện từ (EMI). Trở kháng vi sai (Zdiff) phụ thuộc vào cả trở kháng đơn của mỗi đường dẫn (Z0) và độ ghép nối giữa các đường dẫn. Đối với các đường dẫn ghép nối lỏng lẻo, Zdiff ≈ 2 × Z0. Khi các đường dẫn tiến lại gần nhau hơn, độ ghép nối tăng lên, làm giảm trở kháng vi sai xuống dưới tỷ lệ 2:1 này.
Đối với trở kháng vi sai 100 ohm (tiêu chuẩn cho hầu hết các giao diện kỹ thuật số tốc độ cao), các thiết kế điển hình sử dụng các đường dẫn đơn đầu 50 ohm với sự ghép nối làm giảm trở kháng vi sai xuống 100 ohm. Trong vi dải với các đường dẫn ghép cạnh, để đạt được trở kháng vi sai 100 ohm thường yêu cầu khoảng cách giữa các đường dẫn gấp 1.5-2 lần chiều rộng đường dẫn. Khoảng cách hẹp hơn làm tăng sự ghép nối và giảm trở kháng vi sai hơn nữa; khoảng cách rộng hơn làm giảm sự ghép nối và tăng trở kháng vi sai.
| lớp | Chức năng | Kiểu | Trọng lượng Cu | bề dầy | Vật liệu |
| L1 | RF tín hiệu | Dải vi mạch 50Ω | 0.5 oz | – | RO4350B |
| L2 | Mặt đất | Máy bay | 1 oz | 5 1000 | Trung tâm |
| L3 | RF tín hiệu | Đường truyền tín hiệu 50Ω | 0.5 oz | 6 1000 | Chuẩn bị |
| L4 | Mặt đất | Máy bay | 1 oz | 8 1000 | Trung tâm |
| ... | Đối xứng | Gương | ... | ... | ... |
Bảng 2: Ví dụ về cấu hình xếp chồng 12 lớp 5G (một phần) hiển thị các lớp trên cùng
7. Các yếu tố cần xem xét về tính toàn vẹn tín hiệu
Tính toàn vẹn tín hiệu trong các mạch in 5G bao gồm nhiều hiện tượng liên quan mật thiết với nhau, nếu không được quản lý đúng cách có thể làm suy giảm hiệu suất hệ thống. Hiểu rõ các cơ chế suy giảm tín hiệu và các kỹ thuật thiết kế cấu trúc lớp giúp giảm thiểu chúng là yếu tố phân biệt giữa thiết kế chức năng và thiết kế tối ưu.
7.1 Các cơ chế suy hao tần số cao
Sự suy hao tín hiệu tăng lên đáng kể theo tần số do nhiều hiệu ứng vật lý. Suy hao điện môi phát sinh từ sự phân cực phân tử trong vật liệu nền khi điện trường dao động ở tần số RF, các lưỡng cực trong vật liệu cố gắng sắp xếp theo điện trường, làm tiêu tán năng lượng dưới dạng nhiệt. Sự suy hao này tỷ lệ thuận với hệ số tổn hao (Df): tăng gấp đôi Df sẽ làm tăng gấp đôi sự suy hao. Ở tần số 28 GHz trong vật liệu FR-4 tiêu chuẩn (Df ≈ 0.020), suy hao điện môi có thể vượt quá 1.5 dB/inch, trong khi Rogers RO3003 (Df ≈ 0.001) đạt được mức suy hao dưới 0.3 dB/inch trong điều kiện tương tự. Suy hao dẫn điện tăng theo căn bậc hai của tần số do hiệu ứng bề mặt - dòng điện tần số cao tập trung gần bề mặt dẫn điện, làm tăng điện trở hiệu dụng.
7.2 Thiết kế Via cho các ứng dụng sóng milimét
Các đoạn mạch thừa (via stub) – phần không sử dụng của lỗ xuyên mạch kéo dài ra ngoài lớp nơi tín hiệu thoát ra – tạo ra các cấu trúc cộng hưởng phản xạ tín hiệu ở các tần số cụ thể. Đoạn mạch thừa này hoạt động như một đường truyền bị đoản mạch, có cộng hưởng bằng một phần tư bước sóng gây ra sự phản xạ tối đa. Ở tần số 28 GHz với độ dày bo mạch 50 mil, ngay cả một đoạn mạch thừa 15 mil cũng có thể tạo ra các cộng hưởng gây ra vấn đề. Các giải pháp bao gồm khoan ngược để loại bỏ các đoạn mạch thừa hoặc sử dụng các lỗ xuyên mạch mù/chôn vùi kết thúc chính xác ở lớp tín hiệu.
Hình 9 – Lỗ xuyên mạch in (PCB) được khoan từ phía sau
Kết luận
Thiết kế cấu trúc PCB 5G thành công đòi hỏi chuyên môn từ nhiều lĩnh vực, bao gồm khoa học vật liệu, lý thuyết điện từ, quy trình sản xuất và quản lý nhiệt. Các hướng dẫn được trình bày trong bài viết này, từ lựa chọn vật liệu đến chiến lược nối đất và kiểm soát trở kháng, cung cấp một khuôn khổ toàn diện để tạo ra các mạch in chất lượng cao.
Thiết kế hiệu năng 5G.
Các kết quả chính bao gồm:
1. Việc lựa chọn vật liệu quyết định hiệu suất và chi phí: sử dụng vật liệu nhiều lớp tần số cao khi cần thiết, FR-4 ở những nơi khác.
2. Việc xếp chồng các lớp đối xứng với các mặt phẳng tham chiếu phù hợp là điều không thể thiếu. 3. Tính toàn vẹn của mặt phẳng nối đất và việc ghép nối các lỗ xuyên mạch quyết định tính toàn vẹn của tín hiệu ở dải sóng milimét.
4. Việc kiểm soát trở kháng đòi hỏi kiểm soát độ dày chất điện môi chính xác và xác minh bằng bộ giải trường.
5. Hợp tác sớm với nhà sản xuất PCB sẽ giúp tránh được chi phí thiết kế lại tốn kém.
Khi công nghệ 5G tiếp tục phát triển hướng tới tần số cao hơn và độ phức tạp lớn hơn, các bước và phương pháp được nêu ở đây vẫn sẽ là nền tảng. Cho dù bạn đang thiết kế sản phẩm 5G đầu tiên hay tối ưu hóa nền tảng hiện có, việc đầu tư thời gian vào tối ưu hóa cấu trúc lớp sẽ mang lại lợi ích về hiệu suất hệ thống, năng suất sản xuất và thời gian đưa sản phẩm ra thị trường.
