Điều nguy hiểm nhất của mạch in 6 lớp không phải là độ phức tạp trong thiết kế. Đó là giả định rằng cấu trúc lớp "tiêu chuẩn" của nhà sản xuất là an toàn. Giả định đó đã khiến một dự án thực tế thiệt hại 13,000 đô la, chậm tiến độ 18 ngày và buổi giới thiệu sản phẩm cho khách hàng bị trì hoãn — tất cả chỉ vì hai lớp tín hiệu bên trong nằm cạnh nhau mà không có mặt phẳng ngăn cách.

Mỗi hướng dẫn đều có 6 lớp. Thiết kế PCB Sẽ có người khuyên bạn thêm lớp khi bo mạch 4 lớp của bạn trở nên quá chật chội. Lời khuyên đó đã dẫn đến hàng ngàn câu trả lời thất bại. Số lượng lớp là một quyết định về kiến ​​trúc điện tử với những hệ quả về tính toàn vẹn tín hiệu, hiệu suất và tổng chi phí, những ảnh hưởng này tích lũy theo những cách mà hầu hết các nhà thiết kế bo mạch 6 lớp lần đầu tiên không nhận ra cho đến khi họ đối mặt với một dự án khởi động thất bại.

Bo mạch PCB 6 lớp là gì?

Định nghĩa và cấu trúc cơ bản

PCB 6 lớp là một bảng mạch in được cấu tạo từ sáu lớp đồng dẫn điện được ép lại với nhau bằng vật liệu điện môi cách điện. Các lớp đồng mang tín hiệu, phân phối điện năng và cung cấp các mặt phẳng tham chiếu điện từ. Các lớp điện môi — thường là vật liệu prepreg và vật liệu lõi rắn — ngăn cách và cách điện các lớp đồng với nhau. Tất cả sáu lớp được kết nối điện với nhau thông qua các lỗ được khoan và mạ gọi là vias.

Không giống như bo mạch 2 lớp, nơi tất cả việc định tuyến và phân phối nguồn phải chia sẻ hai bề mặt ngoài, bo mạch 6 lớp cho phép các tín hiệu được định tuyến trên các lớp bên trong được che chắn bởi các mặt phẳng tham chiếu, nguồn và đất chiếm các lớp bên trong riêng biệt, và các lớp bên ngoài được dành riêng cho các kết nối linh kiện và các tín hiệu có thể truy cập được.

Sự khác biệt giữa mạch in 6 lớp, mạch in 2 lớp và mạch in 4 lớp

Tính năng	Lớp 2	Lớp 4	Lớp 6
Các lớp định tuyến	2	2-3	3-4
Mặt phẳng mặt đất chuyên dụng	Không	1 điển hình	1–2 điển hình
Mặt phẳng năng lượng chuyên dụng	Không	1 điển hình	1 điển hình
Che chắn nhiễu điện từ cho các tín hiệu bên trong	Không áp dụng	Một phần	Full
Dễ dàng kiểm soát trở kháng	Khó	Trung bình	tốt
cách ly tín hiệu hỗn hợp	Thấp	Chỉ chia mặt phẳng	Có thể có các cặp máy bay riêng biệt
Hệ số nhân chi phí so với cấu hình 2 lớp	1x	~1.4–1.7 lần	Giá tham khảo: ~1.8–2.2 lần; thực tế: 2.8–3.5 lần

Các thành phần chính của mạch in 6 lớp (PCB)

Cấu trúc vật lý bao gồm ba lớp nền lõi được kẹp giữa hai lớp vật liệu prepreg, tất cả được ép dưới nhiệt và áp suất. Các lớp ngoài được cán màng đồng. Các đường dẫn đồng được khắc vào mỗi lớp bằng quy trình quang khắc. Một lớp mặt nạ hàn được phủ lên cả hai mặt ngoài để bảo vệ các đường dẫn và xác định các điểm hàn. Lớp phủ bề mặt được phủ lên đồng lộ ra để ngăn ngừa quá trình oxy hóa và tạo điều kiện thuận lợi cho việc hàn.

Giải thích cấu trúc xếp lớp PCB 6 lớp

PCB Stackup là gì?

Cấu trúc lớp (stackup) là sự sắp xếp có trật tự của các lớp đồng và chất điện môi, quyết định các đặc tính điện và cơ học của bo mạch. Nó xác định trở kháng, điện dung giữa các lớp, khả năng cách ly tín hiệu, hiệu quả chắn nhiễu điện từ (EMI) và độ phẳng cơ học. Việc sắp xếp lớp sai là nguyên nhân phổ biến nhất gây ra lỗi khi khởi động bo mạch 6 lớp — vì không thể khắc phục được nếu không thiết kế lại toàn bộ.

Cấu hình xếp lớp PCB 6 lớp tiêu chuẩn

Cấu trúc xếp lớp tham chiếu chính xác cho bo mạch PCB 6 lớp đa dụng với tín hiệu tốc độ cao là cấu trúc 3 lõi đối xứng:

lớp	Chức năng	Tài liệu tham khảo / Ghi chú
L1 — Tín hiệu trên cùng	Định tuyến linh kiện phía bên, thoát khỏi BGA bước nhỏ	Tham chiếu tới L2 GND — vi dải
L2 — Mặt phẳng tiếp đất	Nối đất chắc chắn — lớp chắn EMI chính	Tham khảo L1 ở trên và L3 ở dưới
L3 — Tín hiệu bên trong	Các cặp vi sai tốc độ cao, trở kháng được kiểm soát	Tham chiếu đến L2 ở trên, L4 ở dưới — đường truyền vi mô
L4 — Mặt phẳng nguồn	Phân phối nguồn chính VCC, VDDIO, v.v.	Tham khảo L3 ở trên và L5 ở dưới
L5 — Tín hiệu bên trong	Định tuyến thứ cấp, tín hiệu tốc độ thấp hoặc tín hiệu riêng biệt	Tham chiếu đến L4 ở trên, L6 ở dưới — đường truyền vi mô
L6 — Tín hiệu nối đất / đáy	Đường dẫn dây phía dưới hoặc dây nối đất chắc chắn.	Tham chiếu đến L5 ở trên — vi dải

Các kiểu cấu hình xếp chồng PCB 6 lớp

Không phải tất cả các bo mạch PCB 6 lớp đều sử dụng cùng một cách phân bổ lớp. Cấu hình nên được quyết định bởi ràng buộc thiết kế quan trọng nhất:

•       Tiêu chuẩn SIG/GND/SIG/PWR/SIG/GND: Lựa chọn tốt nhất cho mục đích sử dụng đa năng. Tất cả các lớp tín hiệu đều có tham chiếu mặt phẳng liền kề. Phù hợp với hầu hết các thiết kế kỹ thuật số hỗn hợp.

•       Đường truyền dẫn tốc độ cao: Định tuyến tất cả các cặp tín hiệu vi sai quan trọng trên lớp L3 và L5, giữ lại lớp L1 và L6 cho các kết nối tốc độ thấp hơn. Tối đa hóa khả năng chống nhiễu điện từ (EMI) cho các giao diện có tốc độ >5 Gbps.

•       Tín hiệu hỗn hợp: Gán L3 cho các tín hiệu analog với một đường nối đất analog riêng biệt trên L2 và nguồn analog được chia trên L4. Miền kỹ thuật số chiếm L5 và L6. Ngăn chặn nhiễu chuyển mạch kỹ thuật số truyền vào phần tiền khuếch đại analog.

•       Trọng tâm về tính toàn vẹn nguồn điện: Hai mặt phẳng nguồn riêng biệt với một lõi trung tâm dày nằm giữa chúng. Tối đa hóa điện dung giữa các mặt phẳng cho các bộ điều chỉnh chuyển mạch dòng điện cao.

Những yếu tố gây cản trở sự phát triển của bạn

Lỗi thường gặp nhất trong các thiết kế 6 lớp lần đầu tiên là: SIG / GND / SIG / SIG / PWR / GND. Điều này khiến L3 và L4 trở thành hai lớp tín hiệu nằm sát nhau, chỉ có một lớp prepreg mỏng ngăn cách và không có mặt phẳng tham chiếu nào cho cả hai. Dòng điện hồi tiếp tại các điểm chuyển tiếp via không có đường thoát. Hiện tượng nhiễu xuyên kênh giữa L3 và L4 không được kiểm soát. Một dự án PCIe Gen2 thực tế năm 2022 sử dụng cấu trúc xếp lớp chính xác như vậy đã tạo ra sự biến thiên trở kháng vi sai từ 92–108 ohms thay vì mục tiêu 85 ohms — gây ra lỗi đường truyền trên 50 bo mạch đã lắp ráp.

Cấu hình xếp chồng 6 lớp tốt nhất so với tệ nhất

Một bo mạch 6 lớp với cấu trúc xếp lớp kém — đặc biệt là hai lớp tín hiệu liền kề ở giữa — sẽ phát ra nhiều nhiễu điện từ hơn so với một bo mạch 4 lớp được thiết kế tốt với lớp nối đất (GND) chắc chắn ở lớp L2. Lớp mặt phẳng cung cấp cơ chế che chắn nhiễu điện từ chính. Mỗi lớp tín hiệu phải liền kề với một mặt phẳng ở ít nhất một phía; việc nằm giữa hai mặt phẳng sẽ tốt hơn. Cấu hình tệ nhất là bất kỳ sự sắp xếp nào để lại một lớp tín hiệu mà không có mặt phẳng tham chiếu gần đó.

Vật liệu điện môi được sử dụng trong cấu trúc PCB 6 lớp

Vật liệu	Dk	Mất tiếp tuyến	tốt nhất cho
KHÔNG ai	4.2-4.5	0.018-0.025	Mạng kỹ thuật số thông thường, <5 Gbps
Rogers RO4350B	3.48	0.0037	RF, >10 GHz, Dk được điều khiển
Isola FR408HR	3.65	0.009	Tốc độ kỹ thuật số cao, 5–25 Gbps
Panasonic Megatron 6	3.4	0.004	Backplane, SerDes >25 Gbps

Độ dày và kích thước của PCB 6 lớp

Các tùy chọn độ dày PCB 6 lớp tiêu chuẩn

Các tùy chọn độ dày hoàn thiện tiêu chuẩn cho bo mạch 6 lớp là 1.0 mm, 1.2 mm, 1.6 mm và 2.0 mm. Mỗi độ dày yêu cầu một sự kết hợp cụ thể giữa độ dày lõi và lớp prepreg để đạt được kích thước hoàn thiện, điều này ảnh hưởng trực tiếp đến khoảng cách điện môi giữa các lớp và do đó ảnh hưởng đến giá trị trở kháng đạt được.

Vì sao 1.6mm là độ dày phổ biến nhất

Độ dày 1.6 mm chiếm ưu thế trong các thiết kế 6 lớp vì nó phù hợp với các tổ hợp lõi và prepreg tiêu chuẩn, tạo ra cấu trúc xếp lớp đối xứng mà không cần đặt hàng vật liệu đặc biệt. Đây là lựa chọn mặc định tại hầu hết các nhà máy sản xuất thương mại, có nghĩa là thời gian giao hàng ngắn nhất và giá cả cạnh tranh nhất. Đối với hầu hết các thiết kế kỹ thuật số và tín hiệu hỗn hợp không có các ràng buộc khắt khe về vỏ bọc, 1.6 mm là điểm khởi đầu phù hợp.

Cách chọn độ dày PCB phù hợp

Các cấu trúc mỏng hơn yêu cầu các lớp điện môi mỏng hơn, làm giảm khoảng cách giữa các mặt phẳng liền kề và các lớp tín hiệu. Điều này làm tăng điện dung giữa các mặt phẳng nhưng làm cho việc kiểm soát trở kháng khó khăn hơn nếu không có cấu trúc lớp tùy chỉnh. Một ví dụ thực tế: việc chỉ định trở kháng được kiểm soát trên bo mạch 1.2 mm đã buộc phải thay đổi sang 1.6 mm vì độ dày điện môi cần thiết cho các cặp vi sai 85 ohm không phù hợp với cấu trúc mỏng hơn — vi phạm khoảng cách an toàn của vỏ máy. Luôn luôn xác nhận các ràng buộc của vỏ máy trước khi chốt cấu trúc lớp.

Thông số kỹ thuật về trọng lượng đồng và chiều rộng đường dẫn

Hầu hết các bo mạch 6 lớp sử dụng đồng 1 oz ở lớp ngoài và 0.5 oz ở lớp trong làm mặc định. Có sẵn loại đồng dày hơn cho các ứng dụng dòng điện cao nhưng yêu cầu khoảng cách đường dẫn rộng hơn và điều chỉnh vòng đệm via tối thiểu. Chiều rộng đường dẫn tối thiểu trên các quy trình 6 lớp tiêu chuẩn thường là 3–4 mil ở lớp ngoài, 3.5–4 mil ở lớp trong; khoảng cách tối thiểu phản ánh các giá trị này. Đường dẫn thoát BGA thường yêu cầu khoảng cách đường dẫn 3/3 mil ở bước pitch 0.8 mm.

So sánh PCB 6 lớp và PCB 4 lớp: Khi nào nên nâng cấp?

Quan niệm sai lầm nguy hiểm nhất

Lý do phổ biến nhất để chuyển sang 6 lớp: việc định tuyến trở nên quá tải trên bo mạch 4 lớp. Số lớp không phải là yếu tố quyết định khả năng mở rộng. Một bo mạch 4 lớp chật chội nhưng có khả năng kết nối tốt vẫn tốt hơn một bo mạch 6 lớp với cấu trúc lớp bị lỗi. Việc thêm lớp để giải quyết vấn đề định tuyến thường chỉ chuyển vấn đề sâu hơn vào bên trong bo mạch, nơi việc gỡ lỗi sẽ khó khăn hơn.

Những yếu tố thực sự thúc đẩy việc chuyển sang hệ thống quản trị 6 lớp.

Quyết định chuyển sang 6 lớp nên được thúc đẩy bởi các ràng buộc điện cụ thể, có thể xác định được mà không thể giải quyết được trên 4 lớp:

• Bạn đã khai thác tối đa khả năng kết nối mặt phẳng tham chiếu cho các tín hiệu quan trọng — mọi tín hiệu tốc độ cao đều cần một mặt phẳng phản hồi trên lớp liền kề, và cấu trúc 4 lớp của bạn không thể đáp ứng được điều đó.

• Bạn cần đồng thời nhiều đường dẫn trở về độc lập: các miền kỹ thuật số, tương tự và tần số vô tuyến (RF) mà nếu dùng chung một cặp mặt phẳng sẽ gây nhiễu lẫn nhau.

• Bạn đang định tuyến hơn 8 đến 10 cặp tín hiệu vi sai tốc độ cao với tốc độ xung trên 500 MHz từ một BGA, trong đó tín hiệu thoát ra chiếm dụng cả hai lớp ngoài, không còn tín hiệu tham chiếu nào cho các tín hiệu bên trong.

• Bạn cần cuộn cảm phân bổ công suất chuyên dụng mà các mặt phẳng phân tách trên bo mạch 4 lớp không thể đáp ứng được.

Khi PCB 4 lớp vẫn đủ dùng

Một bo mạch có mật độ tín hiệu cao với tần số dưới 50 MHz có thể duy trì cấu trúc 4 lớp vô thời hạn nếu sử dụng phương pháp phân bổ tín hiệu hợp lý, định tuyến vuông góc và tối ưu hóa lỗ dẫn. Nhiều bo mạch điều khiển công nghiệp tốc độ thấp và IoT được thiết kế quá mức cần thiết với 6 lớp, trong khi việc xem xét lại định tuyến và tối ưu hóa vị trí linh kiện có thể giải quyết triệt để vấn đề 4 lớp.

So sánh chi phí: PCB 4 lớp so với PCB 6 lớp

Giá chào bán cho bo mạch 6 lớp thường cao gấp 1.8 đến 2.2 lần so với bo mạch 4 lớp tương đương có cùng kích thước và trọng lượng đồng. Đây là con số xuất hiện trong các yêu cầu báo giá (RFQ). Hệ số chi phí thực tế sau khi trừ đi các chi phí sản xuất lại nguyên mẫu, phế phẩm điều chỉnh theo năng suất và chi phí nghiên cứu và phát triển (NRE) cho việc kiểm tra mặt cắt ngang là gấp 2.8 đến 3.5 lần so với bo mạch 4 lớp tương đương. Một dự án sản xuất năm 2023 được báo giá 18 đô la/đơn vị với số lượng 500 chiếc, nhưng chi phí thực tế là 62 đô la/đơn vị sau khi trừ đi hai loại nhựa và tổn thất năng suất. Hãy lập ngân sách dựa trên hệ số chi phí thực tế, chứ không phải hệ số được báo giá.

Hướng dẫn thiết kế PCB 6 lớp

Các phương pháp tối ưu nhất về định tuyến tín hiệu

Hãy bố trí các cặp tín hiệu vi sai tốc độ cao trên các lớp tín hiệu bên trong, nơi chúng được đặt giữa hai lớp phẳng. Việc bố trí đường truyền vi dải bên trong cung cấp khả năng chống nhiễu điện từ tốt hơn và trở kháng ổn định hơn so với đường truyền vi dải bên ngoài. Tránh bố trí các tín hiệu quan trọng trên các lớp bên ngoài trừ khi thiết kế không có tùy chọn bố trí trên lớp bên trong — các tín hiệu bên ngoài dễ bị bức xạ hơn và dễ bị hư hỏng do quá trình lắp ráp.

Sử dụng các hướng định tuyến vuông góc giữa các lớp tín hiệu liền kề. Nếu L1 định tuyến chủ yếu theo hướng X, thì L3 nên định tuyến chủ yếu theo hướng Y. Điều này giúp giảm thiểu nhiễu xuyên kênh tại các điểm chuyển tiếp giữa các lớp và giúp dễ dàng đạt được định tuyến kiểm soát trở kháng với hình dạng đường dẫn nhất quán.

Thiết kế mặt phẳng nguồn và mặt đất

Ưu điểm về tính toàn vẹn nguồn điện của bo mạch 6 lớp đến từ sự ghép nối chặt chẽ giữa cặp mặt phẳng nguồn (PWR) và mặt phẳng nối đất (GND). Tối đa hóa điều này bằng cách giữ cho lớp điện môi giữa lớp L4 và GND liền kề càng mỏng càng tốt trong quá trình sản xuất — từ 4 đến 6 mil vật liệu prepreg trong một cấu trúc tiêu chuẩn. Đặt các tụ điện tách nhiễu trong phạm vi 200 mil so với mỗi chân nguồn của IC, với lỗ xuyên đến mặt phẳng nguồn và lỗ xuyên đến mặt phẳng nối đất được đặt đối xứng ở hai bên thân tụ điện. Tránh dẫn các đường tín hiệu qua các khe hở trong mặt phẳng nguồn — dòng điện hồi tiếp phải đi qua khe hở, tạo ra một vòng lặp phát xạ.

Kiểm soát trở kháng trong mạch in 6 lớp

Trở kháng được kiểm soát trong bo mạch 6 lớp phụ thuộc vào độ dày lớp điện môi giữa lớp tín hiệu và mặt phẳng tham chiếu gần nhất, chiều rộng đường dẫn và hằng số điện môi của vật liệu. Các lớp stripline bên trong đạt được dung sai trở kháng chặt chẽ hơn so với các lớp microstrip bên ngoài vì chúng được che chắn khỏi các hiệu ứng bề mặt và sự biến đổi lớp màng đồng nhất hơn ở trung tâm của cấu trúc.

Lưu ý dành cho chuyên gia: sự thay đổi 0.5 mil về độ dày vật liệu prepreg — nằm trong phạm vi dung sai quy trình sản xuất thông thường — sẽ làm thay đổi trở kháng của đường truyền stripline có điện trở danh nghĩa 50 ohm thành 58 ohm. Ở tốc độ 8 Gbps, điều này sẽ làm đóng mạch. Luôn luôn kiểm tra dữ liệu trên mẫu thử trở kháng ngay từ lần sản xuất đầu tiên, chứ không chỉ dựa vào thông số cấu trúc lớp.

Trở kháng điều khiển không phải lúc nào cũng là thông số kỹ thuật phù hợp. Một thiết kế thiết bị y tế năm 2024 sử dụng USB 3.2 Gen1 ở tốc độ 5 Gbps trên các đường dẫn dưới 40 mm với chỉ hai lớp chuyển tiếp. Việc chỉ định trở kháng điều khiển sẽ làm tăng 38% chi phí sản xuất, kéo dài thời gian giao hàng thêm 3 tuần và buộc phải sử dụng bo mạch dày hơn, vi phạm kích thước vỏ thiết bị. Bo mạch được xây dựng trên cấu trúc xếp lớp tiêu chuẩn với khoảng cách đường dẫn 7/7 mil, điện trở giảm chấn nối tiếp và chiều dài phù hợp với 5 mm. Nó đã vượt qua kiểm tra EMC và xác thực chức năng ngay lần sản xuất đầu tiên. Yêu cầu trở kháng điều khiển là cần thiết cho tốc độ >10 Gbps, đường dẫn trên 150 mm và các đường dẫn BGA đa chuyển tiếp — chứ không phải cho mọi cặp vi sai.

Các loại lỗ xuyên mạch được sử dụng trong PCB 6 lớp

•       Lỗ xuyên mạ: Lỗ xuyên tiêu chuẩn kết nối cả sáu lớp. Chi phí thấp, có sẵn rộng rãi. Đoạn xuyên ngắn bên dưới lớp được sử dụng cuối cùng tạo ra hiện tượng cộng hưởng trên 3 GHz — nên khoan ngược nếu điều này quan trọng.

•       Vias mù: Chỉ kết nối lớp ngoài với lớp trong. Loại bỏ đoạn nối lỗ. Cần thiết cho việc thoát BGA bước nhỏ trên các bo mạch mật độ cao. Tăng chi phí sản xuất từ ​​25–40%.

•       Đường hầm chôn vùi: Chỉ kết nối các lớp bên trong, không nhìn thấy được từ bề mặt bo mạch. Được sử dụng trong các thiết kế HDI mật độ cực cao. Làm tăng đáng kể chi phí; yêu cầu cán màng nhiều lớp theo trình tự.

•       Via-in-Pad: Lỗ xuyên được khoan trực tiếp qua chân linh kiện SMD. Cho phép khoảng cách giữa các chân BGA nhỏ nhất. Phải được lấp đầy và bịt kín để ngăn ngừa hiện tượng thấm hút thiếc trong quá trình hàn chảy. Tiêu chuẩn cho BGA có khoảng cách chân 0.5 mm.

Các yếu tố cần xem xét khi thiết kế EMI và EMC

Cơ chế nhiễu điện từ (EMI) chính trong bo mạch kỹ thuật số 6 lớp là vòng lặp được hình thành giữa đường dẫn tín hiệu và đường dẫn dòng điện trở về trên mặt phẳng liền kề. Giảm thiểu vòng lặp này bằng cách không bao giờ dẫn đường dẫn tín hiệu đi qua khe hở giữa các mặt phẳng hoặc qua khoảng trống trong mặt phẳng tham chiếu. Sử dụng kỹ thuật nối lỗ (via stitching) — các lỗ nối đất được đặt cách đều nhau xung quanh chu vi bo mạch và giữa các vùng tín hiệu — để tạo ra các đường dẫn trở về có trở kháng thấp tại các điểm chuyển tiếp giữa các lớp. Đặt các lỗ nối trong phạm vi 200 mil so với mỗi lỗ nối tín hiệu trên mạng tốc độ cao.

Quản lý nhiệt trong thiết kế PCB 6 lớp

Đặt các lỗ dẫn nhiệt theo dạng lưới bên dưới các linh kiện pad lộ ra ngoài, kết nối trực tiếp pad mặt trên với các mặt phẳng GND bên trong. Một lưới các lỗ dẫn nhiệt đường kính 0.3 mm với khoảng cách 0.6 mm giúp tản nhiệt hiệu quả vào khối đồng bên trong. Đối với các phần công suất cao, các mặt phẳng PWR và GND bên trong hoạt động như các bộ tản nhiệt, phân tán tải nhiệt trước khi nó đến mép PCB hoặc bộ tản nhiệt bên ngoài.

Quy trình sản xuất PCB 6 lớp

Hướng dẫn từng bước: Quy trình sản xuất mạch in 6 lớp

•       Bước 1 — Chuẩn bị phần lõi bên trong: Hai lớp nền lõi bên trong được phủ lá đồng, được chiếu hình mạch bằng phương pháp quang khắc và được khắc để chỉ giữ lại các đường dẫn và mặt phẳng đồng theo thiết kế.

•       Bước 2 — Xử lý oxit: Các bề mặt đồng bên trong được xử lý hóa học để cải thiện độ bám dính giữa đồng và vật liệu prepreg trong quá trình ép màng.

•       Bước 3 — Ép màng: Tất cả các lớp — lõi, tấm prepreg và lá đồng bên ngoài — được xếp chồng lên nhau một cách chính xác và ép dưới nhiệt độ và áp suất cho đến khi nhựa prepreg chảy và đông cứng.

•       Bước 4 — Khoan: Khoan cơ khí tạo ra các lỗ xuyên suốt cho các via PTH và lỗ linh kiện. Khoan laser tạo ra các microvia mù cho các thiết kế HDI. Độ chính xác vị trí via ở bước này quyết định chất lượng căn chỉnh giữa các lớp.

•       Bước 5 — Mạ đồng: Các lỗ khoan được mạ đồng không dùng điện phân, sau đó mạ đồng dùng điện phân để tăng độ dày thành ống.

•       Bước 6 — Khắc lớp ngoài: Lớp lá đồng bên ngoài được tạo hình và khắc để tạo ra các đường dẫn, điểm tiếp xúc và mặt phẳng L1 và L6.

•       Bước 7 — Phủ lớp mặt nạ hàn: Lớp mặt nạ hàn dạng lỏng có thể tạo ảnh bằng ánh sáng được phủ lên, chiếu sáng và xử lý để che phủ các đường mạch trong khi vẫn để hở các điểm tiếp xúc.

•       Bước 8 — Hoàn thiện bề mặt: Lớp phủ bề mặt cuối cùng được áp dụng cho các tấm đồng lộ ra ngoài.

•       Bước 9 — Kiểm tra và giám sát: Kiểm tra tính liên tục và cách điện, AOI, phân tích mặt cắt ngang, xác minh trở kháng trên các mẫu thử.

Vấn đề dung sai đăng ký — Tại sao nó quan trọng hơn cả bảng thông số kỹ thuật

Các nhà máy sản xuất chip tầm trung thường duy trì độ chính xác căn chỉnh lớp ở mức ±0.075–0.1 mm trên cấu trúc 6 lớp, so với ±0.05 mm trên cấu trúc 4 lớp. Với kích thước lỗ xuyên 0.15 mm, dung sai căn chỉnh này có thể đẩy vòng bao quanh lỗ xuyên đến giới hạn tối thiểu của tiêu chuẩn IPC Class 2. Các bo mạch vượt qua các bài kiểm tra điện bằng đầu dò bay vẫn có thể có các lỗ xuyên yếu về cấu trúc, dễ bị hỏng dưới tác động của chu kỳ nhiệt trong thực tế. Đây là vấn đề năng suất tiềm ẩn chỉ xuất hiện khi sản xuất hàng loạt.

Tùy chọn hoàn thiện bề mặt

Kết thúc bề mặt	Ứng dụng tốt nhất	Điểm quan trọng cần xem xét
ENIG	BGA bước nhỏ, hàn dây	Nguy cơ xuất hiện vết đen nếu độ dày Ni/Au không được kiểm soát.
HASL không chì	Nhạy cảm về chi phí, chủ yếu sử dụng công nghệ xuyên lỗ.	Bề mặt không đồng đều trên linh kiện SMD có khoảng cách chân <0.5mm.
OSP	Hàn chảy đơn lớp SMD số lượng lớn	Thời hạn sử dụng dưới 12 tháng; không thích hợp để tái chế.
ngâm bạc	Ứng dụng RF tần số cao, >10 GHz	Dễ bị xỉn màu; cần bảo quản cẩn thận.
ngâm thiếc	Ứng dụng đầu nối ép	Nguy cơ hình thành sợi thiếc nếu không được xác định rõ ràng.

Kiểm tra và thử nghiệm chất lượng

Hệ thống kiểm tra quang học tự động (AOIP) quét tất cả sáu lớp sau khi khắc và lắp ráp để phát hiện các lỗi hở mạch, ngắn mạch và các chi tiết bị thiếu. Kiểm tra điện bằng đầu dò bay hoặc phương pháp kiểm tra bằng đinh vít xác minh tính liên tục và cách ly trên mỗi đường dẫn. Đối với các thiết kế trở kháng được kiểm soát, các mẫu thử được đặt trên chu vi bảng mạch được cắt ngang và đo bằng TDR để xác minh trở kháng thực tế so với thông số kỹ thuật. Phân tích mặt cắt ngang được thực hiện trên các bảng mạch mẫu từ mỗi lô để đo độ dày chất điện môi, độ đồng nhất của lớp mạ đồng và độ chính xác của việc đăng ký lỗ xuyên mạch.

Các yếu tố chi phí của PCB 6 lớp

Điều gì quyết định giá thành của một bo mạch in 6 lớp?

Giá đơn vị được báo giá phụ thuộc vào kích thước bo mạch, trọng lượng đồng, lựa chọn vật liệu, độ phức tạp của lỗ xuyên mạch, độ hoàn thiện bề mặt và số lượng đặt hàng. Mỗi biến số này đều được hiển thị trong yêu cầu báo giá (RFQ). Các biến số không được hiển thị — và chi phối tổng chi phí dự án — là năng suất, xác suất thiết kế lại và chi phí nghiên cứu và phát triển quy trình (NRE).

Trình điều khiển chi phí	Tác động của giá niêm yết	Tác động của chi phí ẩn/chi phí phát sinh
Kích thước bảng	Trực tiếp — giá trên mỗi diện tích tấm pin	Thấp — có thể dự đoán được
Vật liệu	Tăng gấp 2-5 lần đối với chuyên ngành	Mức độ trung bình — thời gian giao hàng cho các sản phẩm đặc biệt có thể kéo dài.
Loại qua	+25–40% cho các lỗ xuyên mù	Mức độ vừa phải — được bù đắp bằng việc tiết kiệm mật độ xây dựng.
Bề mặt	+$0.50–2.00/đơn vị cho ENIG	Thấp — có thể dự đoán được
Số lượng đặt hàng	Chiết khấu theo số lượng tiêu chuẩn	Thấp — có thể dự đoán được
Dung sai đăng ký lớp	Không hiển thị trong yêu cầu báo giá (RFQ).	CAO — gây ra tổn thất năng suất ở quy mô lớn
Sự thay đổi độ dày điện môi	Không hiển thị trong yêu cầu báo giá (RFQ).	CAO — thúc đẩy quá trình quay lại SI
Phiếu giảm giá trở kháng NRE	Đôi khi được trích dẫn, nhưng thường thì không.	CAO — được thêm vào một cách im lặng ở cấp độ 2–3
Xác minh mặt cắt ngang	Đôi khi được trích dẫn, nhưng thường thì không.	CAO — bắt buộc sau bất kỳ sự kiện nào về năng suất

Hệ số nhân chi phí thực tế — Điều mà bộ phận mua sắm cần biết

Tỷ lệ thực tế từ việc theo dõi sản xuất: một bo mạch 6 lớp được báo giá cao hơn từ 1.8 đến 2.2 lần so với bo mạch 4 lớp tương đương, nhưng khi tính cả tổn thất năng suất, chi phí thiết kế lại và chi phí xác minh quy trình thì chi phí thực tế cao hơn từ 2.8 đến 3.5 lần. Tỷ lệ sản phẩm đạt chất lượng ngay lần đầu tiên tại các nhà máy sản xuất chip tầm trung ở châu Á với cấu trúc 6 lớp tiêu chuẩn đạt từ 70 đến 85%, so với 95% hoặc cao hơn đối với bo mạch 4 lớp. Riêng sự khác biệt về tỷ lệ phế phẩm đã làm tăng thêm từ 10 đến 25% chi phí đơn vị hiệu quả trên mỗi sản lượng.

Làm thế nào để giảm chi phí sản xuất PCB 6 lớp mà không ảnh hưởng đến chất lượng?

•       Chuẩn hóa cấu hình xếp chồng của bạn: Hãy sử dụng cấu trúc 6 lớp tiêu chuẩn của nhà máy bất cứ khi nào yêu cầu tín hiệu của bạn cho phép. Các cấu trúc lớp tùy chỉnh sẽ làm tăng chi phí thiết lập và kéo dài thời gian sản xuất.

•       Chọn kích cỡ phù hợp với kích thước lý tưởng của người mặc: Thiết kế đường kính lỗ xuyên từ 0.2 mm trở lên giúp tránh việc khoan với dung sai quá nhỏ, vốn là nguyên nhân gây tổn thất năng suất và tăng chi phí.

•       Thông báo về trở kháng được kiểm soát dự trữ: Chỉ áp dụng nó cho các lớp và mạch thực sự cần thiết. Việc yêu cầu trở kháng điều khiển trên mọi lớp sẽ làm tăng chi phí sản xuất và thời gian thực hiện mà không mang lại lợi ích gì cho các mạch tốc độ thấp.

•       Tiến hành kiểm tra xác nhận trước khi sản xuất: Nên thử nghiệm từ 50 đến 100 bo mạch kích thước đầy đủ trước khi cam kết sản xuất số lượng lớn. Chi phí cho một lần chạy thử nghiệm luôn thấp hơn chi phí của tỷ lệ phế phẩm từ 20 đến 30% trong đơn hàng số lượng lớn đầu tiên.

Ứng dụng của bo mạch PCB 6 lớp

Mức giá cao hơn của cấu hình 6 lớp là hợp lý khi các yêu cầu về điện thực sự không thể đáp ứng được với số lớp ít hơn. Các ứng dụng đáp ứng điều này đều có chung đặc điểm: nhiều giao diện nối tiếp tốc độ cao, các miền tín hiệu hỗn hợp yêu cầu phân tách vật lý, hoặc mật độ linh kiện khiến việc định tuyến 4 lớp trở nên bất khả thi nếu không có sự thỏa hiệp về các lỗ xuyên mạch làm phá vỡ tính toàn vẹn của tín hiệu.

•       Phần cứng máy tính và máy chủ tốc độ cao: Giao diện PCIe Gen3/4, DDR4/5, Ethernet 25G, nơi việc kiểm soát trở kháng và tính liên tục của mặt phẳng tại mỗi điểm chuyển tiếp là bắt buộc, chứ không phải tùy chọn.

•       Thiết bị thông tin liên lạc: Các bộ định tuyến, bộ chuyển mạch và mô-đun trạm gốc đa cổng, nơi các liên kết nối tiếp tốc độ cao cùng tồn tại với quản lý nguồn tương tự và các giao diện RF trên cùng một bo mạch.

•       Thiết bị chẩn đoán y tế: Các mạch giao diện analog yêu cầu cách ly khỏi các miền xử lý kỹ thuật số, với các cặp mặt phẳng chuyên dụng cho mỗi miền tín hiệu để ngăn ngừa hiện tượng nhiễu ghép nối do chuyển mạch.

•       Hệ thống hỗ trợ lái xe tiên tiến (ADAS) và thông tin giải trí trên ô tô: Giao diện video tốc độ cao, CAN/LIN và RF cùng tồn tại trên một bo mạch duy nhất với các yêu cầu EMC nghiêm ngặt và phạm vi nhiệt độ hoạt động rộng.

•       Hệ thống điều khiển công nghiệp: Thiết kế điện áp hỗn hợp với các kênh đo tương tự cách ly, đầu ra PWM dòng điện cao và giao diện truyền thông trên cùng một bo mạch.

•       Hàng không vũ trụ và quốc phòng: Các ứng dụng mà chi phí cao hơn chỉ là yếu tố thứ yếu so với tính toàn vẹn tín hiệu, độ tin cậy về nhiệt và yêu cầu về tuổi thọ sử dụng lâu dài.

Mạch in 6 lớp không chỉ đơn giản là mạch in 4 lớp có thêm không gian định tuyến. Nó có kiến ​​trúc điện hoàn toàn khác biệt với những ràng buộc cụ thể về cấu trúc lớp, quản lý dòng điện hồi tiếp, kiểm soát trở kháng và chất lượng quy trình sản xuất. Những quyết định được đưa ra trước khi định tuyến bất kỳ đường mạch nào — cấu hình lớp, vật liệu điện môi, chiến lược lỗ xuyên, lựa chọn nhà cung cấp — sẽ quyết định liệu thiết kế có thành công ngay từ lần đầu tiên hay trở thành một bài học đắt giá.

Chi phí thực tế của một bo mạch 6 lớp không phải là giá đơn vị ghi trên yêu cầu báo giá. Đó là tổng của giá báo, chi phí sản xuất lại dự kiến, tỷ lệ phế phẩm điều chỉnh theo năng suất và chi phí nghiên cứu và phát triển (NRE) để xác minh quy trình, chi phí này chỉ xuất hiện từ đơn hàng thứ hai. Hãy dự trù ngân sách gấp 2.8 đến 3.5 lần so với bo mạch 4 lớp tương đương trong kế hoạch, và xác thực khả năng quy trình của nhà cung cấp bằng dữ liệu thực tế trước khi cam kết sản xuất với số lượng lớn.

Liệu mạch in 6 lớp có phù hợp với dự án của bạn?

Yêu cầu tín hiệu	Ràng buộc xếp chồng	Khuyến nghị
<50 MHz, mật độ trung bình	Không yêu cầu mặt phẳng tham chiếu tốc độ cao	Giữ nguyên 4 lớp, ưu tiên tối ưu hóa bố cục trước.
500 MHz–5 Gbps, BGA, tín hiệu hỗn hợp	Cần có các cặp mặt phẳng độc lập cho mỗi miền.	6 lớp — sử dụng cấu trúc 3 lõi đối xứng
>5 Gbps SerDes, bảng mạch chính	Kiểm soát trở kháng chặt chẽ, vật liệu tổn hao thấp	Tối thiểu 6 lớp — cân nhắc sử dụng vật liệu cách điện chuyên dụng.
Sự cùng tồn tại của sóng vô tuyến và kỹ thuật số	Các miền GND riêng biệt cần thiết	6 lớp — cặp mặt phẳng analog/RF chuyên dụng

Tham khảo nhanh: Các số quan trọng

metric	Giá trị
Hệ số nhân giá niêm yết so với 4 lớp	1.8x – 2.2x
Hệ số nhân chi phí đất đai thực tế	2.8x – 3.5x
Tỷ lệ sản phẩm đạt chất lượng ngay lần đầu tiên — nhà máy sản xuất chip 6 lớp, phân khúc tầm trung	70 tầm 85%
Tỷ lệ sản phẩm đạt chất lượng ngay lần đầu tiên — nhà máy sản xuất chip 4 lớp, phân khúc tầm trung	95% +
Dung sai căn chỉnh lớp — tiêu chuẩn 6 lớp	±0.075–0.1mm
Biến thiên độ dày điện môi — điển hình	±0.8 triệu
Khoảng cách/đường dẫn tối thiểu điển hình — quy trình 6 lớp tiêu chuẩn	3–4 triệu / 3–4 triệu
Phiên bản cải tiến của PCIe Gen2 (dự án thực tế, năm 2022)	13,000 đô la + 18 ngày phí bảo hiểm.
Thiết bị y tế: trở kháng được kiểm soát so với chi phí tiêu chuẩn	11.40 đô la so với 8.25 đô la/tấm ván + chậm trễ 3 tuần
Ngưỡng cặp tốc độ cao để xem xét 6 lớp	>8–10 cặp vi sai >Tốc độ chuyển đổi cạnh >500 MHz

Câu hỏi thường gặp về bo mạch PCB 6 lớp

Độ dày tiêu chuẩn của mạch in 6 lớp là bao nhiêu?

Độ dày hoàn thiện phổ biến nhất là 1.6 mm, được hầu hết các nhà máy sản xuất chip thương mại sử dụng làm cấu trúc 6 lớp mặc định. Độ dày 1.0 mm và 1.2 mm có sẵn cho các ứng dụng hạn chế về không gian nhưng yêu cầu xem xét lại cấu trúc lớp tùy chỉnh. Độ dày 2.0 mm được sử dụng trong các ứng dụng mạch nền và công suất cao. Hãy xác nhận các hạn chế về vỏ thiết bị trước khi chỉ định độ dày — yêu cầu về trở kháng được kiểm soát có thể buộc phải sử dụng bo mạch dày hơn so với mặc định.

Cấu hình xếp chồng nào là tốt nhất cho tín hiệu tốc độ cao?

Cấu hình 3 lõi đối xứng với SIG / GND / SIG / PWR / SIG / GND cung cấp cho mỗi lớp tín hiệu một mặt phẳng tham chiếu trực tiếp. Định tuyến các cặp vi sai tốc độ cao quan trọng nhất trên L3 để có khả năng chống nhiễu điện từ tốt nhất và trở kháng dễ dự đoán nhất. Tránh bất kỳ cấu trúc xếp chồng nào đặt hai lớp tín hiệu sát nhau mà không có mặt phẳng ngăn cách giữa chúng.

Mạch in 6 lớp có giá bao nhiêu?

Giá chào bán thường gấp 1.8 đến 2.2 lần giá của bo mạch 4 lớp tương đương. Chi phí thực tế khi giao hàng — bao gồm chi phí sản xuất lại nguyên mẫu, phế phẩm điều chỉnh theo năng suất và chi phí nghiên cứu và phát triển (NRE) để xác minh quy trình — gấp 2.8 đến 3.5 lần giá của bo mạch 4 lớp tương đương. Một dự án được báo giá 18 đô la/đơn vị nhưng chi phí thực tế khi giao hàng là 62 đô la/đơn vị sau khi tính đến các sự kiện về năng suất và hai loại nhựa. Hãy lập ngân sách dựa trên hệ số nhân chi phí thực tế khi giao hàng, chứ không phải giá chào bán.

Khi nào thì trở kháng điều khiển trở nên cần thiết trên bo mạch 6 lớp?

Việc kiểm soát trở kháng là cần thiết đối với các tín hiệu có tốc độ trên khoảng 1 Gbps và chiều dài đường dẫn trên 100 đến 150 mm, hoặc đối với bất kỳ giao diện đa gigabit nào có định tuyến thoát BGA liên quan đến nhiều chuyển tiếp lớp. Điều này không phải lúc nào cũng cần thiết đối với các đường dẫn ngắn ở tốc độ trung bình — một thiết kế USB 3.2 Gen1 với các đường dẫn dưới 40 mm có thể được kiểm định bằng phép đo TDR trên các bo mạch mẫu đầu tiên và có thể đạt yêu cầu mà không cần ghi chú trở kháng chính thức, giúp tiết kiệm chi phí sản xuất và thời gian.

Câu hỏi quan trọng nhất cần hỏi nhà cung cấp PCB trước khi đặt hàng bo mạch 6 lớp là gì?

Hãy yêu cầu họ cung cấp dung sai căn chỉnh lớp-lớp và dung sai độ dày điện môi thực tế trên cấu trúc 6 lớp tiêu chuẩn, được hỗ trợ bởi dữ liệu mặt cắt ngang từ một tấm tương tự gần đây. Một nhà cung cấp trả lời bằng các tham chiếu cấp IPC thay vì các con số thực tế là một nhà cung cấp mà bạn không nên tin tưởng vào quy trình kiểm soát của họ nếu không có quá trình kiểm định độc lập.

Tôi có thể chuyển đổi thiết kế 4 lớp của mình thành 6 lớp được không?

Đúng vậy, nhưng việc chuyển đổi không nên chỉ là thao tác máy móc. Việc đơn giản thêm hai lớp vào bố cục 4 lớp hiện có mà không xem xét lại kiến ​​trúc xếp lớp, việc gán mặt phẳng tham chiếu và phân phối nguồn sẽ không giải quyết được các vấn đề về tính toàn vẹn tín hiệu và thậm chí có thể tạo ra các vấn đề mới. Hãy coi việc chuyển sang 6 lớp như một bài tập tái cấu trúc, chứ không phải là việc thay đổi kích thước bo mạch.

Phần mềm nào tốt nhất để thiết kế mạch in 6 lớp?

Altium Designer, Cadence Allegro và KiCad 7+ đều hỗ trợ thiết kế 6 lớp với các quy tắc thiết kế trở kháng được kiểm soát và định tuyến tốc độ cao tương tác. Đối với các thiết kế 6 lớp có yêu cầu SI, trình chỉnh sửa cấu trúc lớp và máy tính trở kháng trong công cụ bố trí phải được cấu hình với dữ liệu cấu trúc lớp thực tế của nhà máy sản xuất — chứ không phải các giá trị mặc định — trước khi định tuyến bất kỳ đường dẫn nào có trở kháng quan trọng.