Hal paling berbahaya tentang PCB 6 lapis bukanlah kompleksitas desainnya. Melainkan asumsi bahwa susunan lapisan 'standar' pabrik aman. Asumsi itu merugikan satu proyek nyata sebesar $13,000, keterlambatan jadwal selama 18 hari, dan penundaan demonstrasi kepada pelanggan — semua itu karena dua lapisan sinyal bagian dalam berdekatan tanpa bidang pemisah di antaranya.
Setiap panduan pada 6 lapisan Desain PCB Akan disarankan untuk menambahkan lapisan ketika papan 4 lapis Anda terlalu padat. Saran itu telah memicu ribuan kegagalan. Jumlah lapisan adalah keputusan arsitektur listrik dengan konsekuensi integritas sinyal, hasil produksi, dan total biaya yang saling terkait, yang sebagian besar perancang papan 6 lapis pemula tidak menyadari sampai mereka menghadapi kegagalan saat proses pengaktifan.
Apa itu Papan PCB 6 Lapis?
Pengertian dan Struktur Dasar
PCB 6 lapis adalah papan sirkuit tercetak yang dibangun dari enam lapisan tembaga konduktif yang dilaminasi bersama dengan bahan dielektrik isolasi. Lapisan tembaga membawa sinyal, mendistribusikan daya, dan menyediakan bidang referensi elektromagnetik. Lapisan dielektrik — biasanya prepreg dan bahan inti padat — memisahkan dan mengisolasi lapisan tembaga satu sama lain. Keenam lapisan tersebut terhubung secara elektrik melalui lubang yang dibor dan dilapisi yang disebut vias.
Berbeda dengan papan 2 lapis di mana semua perutean dan distribusi daya harus berbagi dua permukaan luar, papan 6 lapis memungkinkan sinyal untuk dirute pada lapisan dalam yang terlindungi oleh bidang referensi, daya dan ground untuk menempati lapisan dalam khusus, dan lapisan luar untuk dicadangkan bagi koneksi komponen dan sinyal yang dapat diakses.
Perbedaan PCB 6 Lapis dengan PCB 2 Lapis dan 4 Lapis
| Fitur | 2-Layer | 4-Layer | 6-Layer |
| Lapisan perutean | 2 | 2-3 | 3-4 |
| Bidang tanah khusus | Tidak | 1 khas | 1–2 tipikal |
| Pesawat daya khusus | Tidak | 1 khas | 1 khas |
| Perisai EMI sinyal internal | None | Sebagian | Penuh |
| Kemudahan kontrol impedansi | Sulit | Moderat | baik |
| Isolasi sinyal campuran | Minimal | Pesawat terpisah saja | Pasangan bidang terpisah dimungkinkan |
| Pengali biaya vs 2 lapis | 1x | ~1.4–1.7x | Harga yang dikutip sekitar 1.8–2.2x; harga yang diterima 2.8–3.5x. |
Komponen Utama PCB 6 Lapis
Struktur fisiknya terdiri dari tiga substrat inti yang diapit oleh dua lapisan prepreg, semuanya ditekan di bawah panas dan tekanan. Lapisan luar dilapisi dengan laminasi foil tembaga. Jejak tembaga diukir ke setiap lapisan menggunakan proses fotolitografi. Masker solder diterapkan pada kedua permukaan luar untuk melindungi jejak dan menentukan bantalan yang dapat disolder. Lapisan akhir permukaan diterapkan pada tembaga yang terbuka untuk mencegah oksidasi dan memungkinkan penyolderan.
Penjelasan Susunan PCB 6 Lapisan
Apa itu PCB Stackup?
Susunan lapisan (stackup) adalah pengaturan teratur dari lapisan tembaga dan dielektrik yang menentukan sifat listrik dan mekanik papan sirkuit. Susunan ini menentukan impedansi, kapasitansi antar bidang, isolasi sinyal, efektivitas perisai EMI, dan kerataan mekanik. Kesalahan dalam penyusunan lapisan adalah penyebab paling umum dari kegagalan pengaktifan papan sirkuit 6 lapis — karena hal ini tidak dapat diperbaiki tanpa melakukan perancangan ulang (respin) secara menyeluruh.
Konfigurasi Susunan PCB 6 Lapisan Standar
Susunan lapisan referensi yang tepat untuk papan PCB 6 lapis serbaguna dengan sinyal kecepatan tinggi adalah susunan 3 inti simetris:
| Lapisan | fungsi | Referensi / Catatan |
| L1 — Sinyal Teratas | Perutean sisi komponen, jalur keluar BGA dengan jarak antar pin yang rapat. | Dirujuk ke L2 GND — microstrip |
| L2 — Bidang Tanah | GND solid — perisai EMI utama | Referensi L1 di atas dan L3 di bawah |
| L3 — Sinyal Batin | Pasangan diferensial kecepatan tinggi, impedansi terkontrol | Merujuk pada L2 di atas, L4 di bawah — stripline |
| L4 — Bidang Daya | Distribusi daya utama VCC, VDDIO, dll. | Referensi L3 di atas dan L5 di bawah |
| L5 — Sinyal Batin | Perutean sekunder, sinyal berkecepatan rendah atau terisolasi | Merujuk pada L4 di atas, L6 di bawah — stripline |
| L6 — Sinyal Tanah / Bawah | Pengalihan bawah atau pengembalian GND solid | Merujuk pada L5 di atas — microstrip |
Jenis-Jenis Konfigurasi Susunan PCB 6 Lapisan
Tidak semua papan PCB 6 lapis menggunakan penugasan lapisan yang sama. Konfigurasi harus didorong oleh batasan desain yang dominan:
• Standar SIG/GND/SIG/PWR/SIG/GND: Pilihan terbaik untuk berbagai keperluan. Semua lapisan sinyal memiliki referensi bidang yang berdekatan. Cocok untuk sebagian besar desain digital campuran.
• Jalur Stripline Berkecepatan Tinggi: Arahkan semua pasangan diferensial kritis pada L3 dan L5, dengan mempertahankan L1 dan L6 untuk koneksi berkecepatan lebih rendah. Memaksimalkan perisai EMI untuk antarmuka >5 Gbps.
• Sinyal Campuran: Alokasikan L3 untuk sinyal analog dengan GND analog khusus pada L2 dan pembagian daya analog pada L4. Domain digital menempati L5 dan L6. Mencegah gangguan peralihan digital masuk ke bagian depan analog.
• Fokus Integritas Kekuasaan: Dua bidang daya terpisah dengan inti tengah yang tebal di antaranya. Memaksimalkan kapasitansi antar bidang untuk regulator switching arus tinggi.
Susunan Faktor yang Akan Merusak Upaya Peningkatan Performa Anda
Pola kegagalan yang paling umum pada desain 6 lapis pertama kali adalah: SIG / GND / SIG / SIG / PWR / GND. Ini menempatkan L3 dan L4 sebagai dua lapisan sinyal yang berdekatan langsung dengan hanya lapisan prepreg tipis di antaranya dan tanpa referensi bidang untuk keduanya. Arus balik pada transisi via tidak memiliki tempat untuk mengalir. Crosstalk broadside antara L3 dan L4 tidak terkontrol. Sebuah proyek PCIe Gen2 tahun 2022 yang menggunakan susunan persis ini menghasilkan variasi impedansi diferensial sebesar 92–108 ohm, bukan target 85 ohm — menyebabkan kegagalan jalur pada 50 papan yang telah dirakit.
Konfigurasi Susunan Lapisan 6 Terbaik vs. Terburuk
Papan 6 lapis dengan susunan lapisan yang buruk — terutama dua lapisan sinyal yang berdekatan di tengah — memancarkan lebih banyak EMI daripada papan 4 lapis yang dirancang dengan baik dengan GND yang solid pada L2. Lapisan bidang menyediakan mekanisme perisai EMI utama. Setiap lapisan sinyal harus berdekatan dengan bidang setidaknya di satu sisi; penempatan di antara dua bidang lebih baik. Konfigurasi terburuk adalah pengaturan apa pun yang meninggalkan lapisan sinyal tanpa referensi bidang di dekatnya.
Bahan Dielektrik yang Digunakan dalam Susunan PCB 6 Lapis
| Bahan | Dk | Kerugian Tangen | terbaik Untuk |
| FR-4 | 4.2-4.5 | 0.018-0.025 | Digital umum, <5 Gbps |
| Rogers RO4350B | 3.48 | 0.0037 | RF, >10 GHz, Dk terkontrol |
| Isola FR408HR | 3.65 | 0.009 | Digital kecepatan tinggi, 5–25 Gbps |
| Panasonic Megatron 6 | 3.4 | 0.004 | Backplane, SerDes >25 Gbps |
Ketebalan dan Dimensi PCB 6 Lapisan
Opsi Ketebalan PCB 6 Lapis Standar
Pilihan ketebalan akhir standar untuk papan 6 lapis adalah 1.0 mm, 1.2 mm, 1.6 mm, dan 2.0 mm. Setiap ketebalan membutuhkan kombinasi spesifik dari ketebalan inti dan prepreg untuk mencapai dimensi akhir, yang secara langsung memengaruhi jarak dielektrik antar lapisan dan karenanya nilai impedansi yang dapat dicapai.
Mengapa Ketebalan 1.6 mm Adalah yang Paling Umum?
Ketebalan 1.6 mm mendominasi desain 6 lapis karena mengakomodasi kombinasi inti dan prepreg standar yang menghasilkan susunan simetris tanpa perlu memesan material khusus. Ini adalah pilihan standar di hampir setiap pabrik komersial, yang berarti waktu tunggu paling singkat dan harga paling kompetitif. Untuk sebagian besar desain digital dan sinyal campuran tanpa batasan ukuran yang ketat, 1.6 mm adalah titik awal yang tepat.
Cara Memilih Ketebalan PCB yang Tepat
Struktur yang lebih tipis membutuhkan lapisan dielektrik yang lebih tipis, yang mengurangi jarak antara bidang dan lapisan sinyal yang berdekatan. Hal ini meningkatkan kapasitansi antar bidang tetapi membuat kontrol impedansi lebih sulit tanpa susunan lapisan khusus. Contoh proyek nyata: menentukan impedansi terkontrol pada papan 1.2 mm memaksa perubahan menjadi 1.6 mm karena ketebalan dielektrik yang dibutuhkan untuk pasangan diferensial 85-ohm tidak sesuai dengan struktur yang lebih tipis — melanggar batas ruang penutup mekanis. Selalu konfirmasikan batasan penutup sebelum menetapkan susunan lapisan.
Spesifikasi Berat Tembaga dan Lebar Jalur
Sebagian besar papan 6 lapis menggunakan tembaga 1 oz pada lapisan luar dan tembaga 0.5 oz pada lapisan dalam sebagai standar. Tembaga yang lebih tebal tersedia untuk aplikasi arus tinggi tetapi membutuhkan jarak jejak yang lebih lebar dan penyesuaian cincin annular via minimum. Lebar jejak minimum pada proses 6 lapis standar biasanya 3–4 mil luar, 3.5–4 mil dalam; jarak minimum mencerminkan nilai-nilai ini. Perutean escape BGA umumnya membutuhkan jarak jejak 3/3 mil pada pitch 0.8 mm.
PCB 6 Lapisan vs PCB 4 Lapisan: Kapan Harus Melakukan Upgrade?
Kesalahpahaman Paling Berbahaya
Alasan paling umum untuk beralih ke 6 lapisan: perutean menjadi terlalu sempit pada papan 4 lapisan. Jumlah lapisan bukanlah penentu skalabilitas. Papan 4 lapisan yang padat dengan SI yang baik lebih baik daripada papan 6 lapisan dengan susunan lapisan yang rusak. Menambahkan lapisan untuk menghindari masalah perutean seringkali hanya memindahkan masalah lebih dalam ke dalam papan di mana lebih sulit untuk di-debug.
Pemicu Sejati untuk Beralih ke 6 Lapisan
Keputusan untuk menggunakan 6 lapisan harus didorong oleh kendala kelistrikan spesifik dan teridentifikasi yang tidak dapat diatasi pada 4 lapisan:
• Anda telah kehabisan kedekatan bidang referensi untuk sinyal-sinyal kritis — setiap sinyal berkecepatan tinggi membutuhkan bidang balik pada lapisan yang berdekatan langsung, dan tumpukan 4 lapisan Anda tidak dapat menyediakannya.
• Anda memerlukan beberapa jalur balik independen secara bersamaan: domain digital, analog, dan RF yang akan saling merusak jika berbagi satu pasangan bidang.
• Anda merutekan lebih dari 8 hingga 10 pasangan diferensial berkecepatan tinggi di atas laju tepi 500 MHz dari BGA di mana jalur keluar mengkonsumsi kedua lapisan luar, sehingga tidak ada referensi untuk sinyal internal.
• Anda memerlukan induktansi penyebar bidang daya khusus yang tidak dapat dicapai oleh bidang terpisah pada papan 4 lapis.
Ketika PCB 4 Lapisan Masih Memadai
Papan sirkuit padat dengan sinyal di bawah 50 MHz dapat tetap menggunakan 4 lapisan tanpa batas waktu dengan penataan fanout yang disiplin, perutean ortogonal, dan optimasi via. Banyak papan kontrol IoT dan industri berkecepatan rendah memiliki spesifikasi berlebihan hingga 6 lapisan, padahal peninjauan perutean dan optimasi penempatan komponen dapat menyelesaikan batasan 4 lapisan dengan rapi.
Perbandingan Biaya: PCB 4 Lapisan vs 6 Lapisan
Harga yang dikutip untuk papan 6 lapis biasanya 1.8 hingga 2.2 kali lipat dari papan 4 lapis yang setara dengan ukuran dan berat tembaga yang sama. Ini adalah angka yang muncul dalam RFQ (Request for Quotation). Pengali biaya sebenarnya—setelah memperhitungkan revisi prototipe, sisa produksi yang disesuaikan dengan volume, dan biaya NRE (Non-Recurring Engineering) untuk verifikasi penampang—berkisar 2.8 hingga 3.5 kali lipat dari papan 4 lapis yang setara. Satu proyek produksi tahun 2023 yang dikutip seharga $18 per unit untuk 500 unit menghasilkan biaya efektif $62 per unit setelah dua resin dan kerugian hasil produksi. Anggarkan untuk pengali sebenarnya, bukan yang dikutip.
Pedoman Desain PCB 6 Lapisan
Praktik Terbaik Perutean Sinyal
Arahkan pasangan diferensial berkecepatan tinggi pada lapisan sinyal bagian dalam di mana pasangan tersebut terkubur di antara dua lapisan bidang. Pengarahan stripline bagian dalam memberikan perisai EMI yang lebih baik dan impedansi yang lebih mudah diprediksi daripada microstrip bagian luar. Hindari pengarahan sinyal kritis pada lapisan luar kecuali desain tersebut tidak memiliki opsi pengarahan lapisan dalam — sinyal luar lebih mudah memancarkan radiasi dan lebih rentan terhadap kerusakan terkait perakitan.
Gunakan arah perutean ortogonal antara lapisan sinyal yang berdekatan. Jika L1 sebagian besar merute ke arah X, L3 harus sebagian besar merute ke arah Y. Ini meminimalkan interferensi antar-via pada transisi lapisan dan membuat perutean yang dikontrol impedansi lebih mudah dicapai dengan geometri jejak yang konsisten.
Desain Daya dan Ground Plane
Keunggulan integritas daya pada papan 6 lapis berasal dari kopling yang erat antara pasangan bidang PWR dan GND. Maksimalkan ini dengan menjaga dielektrik antara L4 dan GND yang berdekatan setipis mungkin sesuai kemampuan manufaktur — 4 hingga 6 mil prepreg dalam pembuatan standar. Tempatkan kapasitor decoupling dalam jarak 200 mil dari setiap pin daya IC, dengan via ke bidang daya dan via ke bidang ground ditempatkan secara simetris di kedua sisi badan kapasitor. Hindari merutekan jejak sinyal melalui celah di bidang daya — arus balik harus melewati celah tersebut, menciptakan loop yang memancarkan radiasi.
Kontrol Impedansi pada PCB 6 Lapisan
Impedansi terkontrol pada papan 6 lapis bergantung pada ketebalan dielektrik antara lapisan sinyal dan bidang referensi terdekatnya, lebar jalur, dan konstanta dielektrik material. Lapisan stripline bagian dalam mencapai toleransi impedansi yang lebih ketat daripada lapisan microstrip bagian luar karena terlindungi dari efek permukaan dan variasi laminasi lebih konsisten di bagian tengah pembuatan.
Nuansa ahli: variasi ketebalan prepreg sebesar 0.5 mil — yang masih dalam rentang proses pabrik pada umumnya — menggeser impedansi jalur stripline nominal 50 ohm menjadi 58 ohm. Pada kecepatan 8 Gbps, ini menutup eye frame. Selalu verifikasi data kupon uji impedansi pada pembuatan prototipe pertama, bukan hanya spesifikasi susunan lapisan.
Impedansi terkontrol tidak selalu merupakan spesifikasi yang tepat. Desain perangkat medis tahun 2024 menggunakan USB 3.2 Gen1 pada 5 Gbps pada jalur kurang dari 40 mm dengan hanya dua transisi lapisan. Menentukan impedansi terkontrol akan menambah 38% biaya fabrikasi, memperpanjang waktu tunggu hingga 3 minggu, dan memaksa pembuatan papan yang lebih tebal yang melanggar batasan ukuran. Papan tersebut dibangun dengan susunan lapisan standar dengan jarak antar jalur 7/7 mil, resistor peredam seri, dan pencocokan panjang hingga 5 mm. Papan tersebut lolos uji EMC dan validasi fungsional pada putaran pertama. Penentuan impedansi terkontrol sangat penting untuk >10 Gbps, jalur lebih dari 150 mm, dan jalur BGA multi-transisi — bukan untuk setiap pasangan diferensial.
Jenis-Jenis Via yang Digunakan pada PCB 6 Lapis
• Lubang Tembus Berlapis: Via standar menghubungkan keenam lapisan. Biaya rendah, tersedia secara universal. Via stub di bawah lapisan terakhir yang digunakan menciptakan resonansi di atas 3 GHz — gunakan back-drilling jika ini penting.
• Via Buta: Hubungkan lapisan luar ke lapisan dalam saja. Hilangkan via stub. Diperlukan untuk jalur keluar BGA dengan pitch halus pada papan sirkuit padat. Menambah 25–40% pada biaya fabrikasi.
• Vias Terkubur: Hanya menghubungkan lapisan dalam, yang tidak terlihat dari permukaan papan. Digunakan dalam desain HDI dengan kepadatan ekstrem. Menambah biaya secara signifikan; memerlukan laminasi berurutan.
• Melalui-in-Pad: Lubang tembus dibuat langsung melalui bantalan SMD. Memungkinkan jarak antar pin BGA yang paling rapat. Harus diisi dan ditutup untuk mencegah penyerapan timah solder selama proses reflow. Standar untuk BGA dengan jarak antar pin 0.5 mm.
Pertimbangan Desain EMI dan EMC
Mekanisme EMI utama pada papan digital 6 lapis adalah loop yang terbentuk antara jalur sinyal dan jalur arus baliknya pada bidang yang berdekatan. Minimalkan loop ini dengan tidak pernah merutekan jalur sinyal melintasi pemisahan bidang atau melewati celah pada bidang referensi. Gunakan via stitching — via ground yang ditempatkan pada interval teratur di sekitar perimeter papan dan di antara wilayah sinyal — untuk menciptakan jalur balik impedansi rendah pada transisi lapisan. Tempatkan via stitching dalam jarak 200 mil dari setiap via sinyal pada net berkecepatan tinggi.
Manajemen Termal pada Desain PCB 6 Lapisan
Tempatkan vias termal dalam pola kisi di bawah komponen pad yang terbuka, menghubungkan pad sisi atas langsung ke bidang GND bagian dalam. Kisi vias berdiameter 0.3 mm dengan jarak 0.6 mm memberikan penyebaran termal yang efektif ke massa tembaga bagian dalam. Untuk bagian daya tinggi, bidang PWR dan GND bagian dalam bertindak sebagai penyebar panas yang mendistribusikan beban termal sebelum mencapai tepi PCB atau heat sink eksternal.
Proses Pembuatan PCB 6 Lapisan
Langkah demi Langkah: Cara Membuat PCB 6 Lapis
• Langkah 1 — Persiapan inti bagian dalam: Kedua substrat inti bagian dalam dilapisi dengan foil tembaga, diekspos dengan pola sirkuit secara fotolitografis, dan diukir sehingga hanya menyisakan jejak dan bidang tembaga yang dirancang.
• Langkah 2 — Perawatan oksida: Permukaan tembaga bagian dalam diberi perlakuan kimia untuk meningkatkan daya rekat antara tembaga dan prepreg selama proses laminasi.
• Langkah 3 — Laminasi: Semua lapisan — inti, lembaran prepreg, dan lapisan luar foil tembaga — ditumpuk dengan penyelarasan yang tepat dan ditekan di bawah panas dan tekanan hingga resin prepreg mengalir dan mengeras.
• Langkah 4 — Pengeboran: Pengeboran mekanis menciptakan lubang tembus untuk via PTH dan lubang komponen. Pengeboran laser menciptakan via mikro buta untuk desain HDI. Akurasi lokasi via pada langkah ini menentukan kualitas registrasi antar lapisan.
• Langkah 5 — Pelapisan tembaga: Lubang yang dibor dilapisi dengan tembaga tanpa listrik (electroless copper) kemudian dilapisi dengan tembaga elektrolitik (electrolytic copper) untuk menambah ketebalan dinding via.
• Langkah 6 — Pengukiran lapisan luar: Lapisan luar foil tembaga diberi pola dan diukir untuk membuat jalur, bantalan, dan bidang L1 dan L6.
• Langkah 7 — Pengaplikasian lapisan pelindung solder: Lapisan pelindung solder cair yang dapat difoto diaplikasikan, diekspos, dan dikembangkan untuk menutupi jalur konduktor sambil membiarkan bantalan konduktor tetap terbuka.
• Langkah 8 — Penyelesaian permukaan: Lapisan akhir diterapkan pada bantalan tembaga yang terbuka.
• Langkah 9 — Pengujian dan inspeksi: Pengujian kontinuitas dan isolasi listrik, AOI, analisis penampang, verifikasi impedansi pada sampel uji.
Masalah Toleransi Registrasi — Mengapa Ini Lebih Penting daripada Lembar Spesifikasi
Pabrik semikonduktor kelas menengah biasanya mempertahankan registrasi antar lapisan pada ±0.075–0.1 mm pada konstruksi 6 lapis, dibandingkan dengan ±0.05 mm pada konstruksi 4 lapis. Pada ukuran via 0.15 mm, toleransi registrasi ini dapat menggeser cincin annular via ke tepi kepatuhan minimum IPC Kelas 2. Papan yang lolos uji listrik flying-probe masih dapat memiliki via yang secara struktural lemah yang gagal di bawah tekanan siklus termal di lapangan. Ini adalah masalah hasil produksi tersembunyi yang tidak muncul sampai produksi massal.
Opsi Selesai Permukaan
| permukaan Finish | Aplikasi Terbaik | Pertimbangan Utama |
| ENIG | BGA dengan jarak antar pin yang rapat, pengikatan kawat | Risiko bantalan hitam jika ketebalan Ni/Au tidak terkontrol. |
| HASL Bebas Timbal | Sensitif terhadap biaya, dominan melalui lubang tembus. | Permukaan tidak rata pada SMD dengan jarak antar pin <0.5 mm |
| PSO | SMD volume tinggi, reflow tunggal | Masa simpan <12 bulan; kurang baik untuk pengerjaan ulang |
| Perendaman Perak | Aplikasi RF frekuensi tinggi, >10 GHz | Mudah berkarat; memerlukan penyimpanan yang hati-hati. |
| Timah Immersion | Aplikasi konektor tekan pas | Risiko terbentuknya kumis timah jika tidak ditentukan dengan benar. |
Pengujian dan Inspeksi Kualitas
Inspeksi Optik Otomatis memindai keenam lapisan setelah proses etsa dan perakitan untuk mendeteksi adanya kerusakan, korsleting, dan fitur yang hilang. Pengujian probe terbang listrik atau bed-of-nails memverifikasi kontinuitas dan isolasi pada setiap jalur. Untuk desain impedansi terkontrol, kupon uji yang ditempatkan di sekeliling panel dipotong melintang dan diukur dengan TDR untuk memverifikasi impedansi aktual terhadap spesifikasi. Analisis penampang dilakukan pada papan sampel dari setiap lot untuk mengukur ketebalan dielektrik, keseragaman pelapisan tembaga, dan akurasi registrasi via.
Faktor-faktor Biaya PCB 6 Lapis
Apa yang Menentukan Harga PCB 6 Lapis?
Harga satuan yang dikutip dipengaruhi oleh dimensi papan sirkuit, berat tembaga, pemilihan material, kompleksitas via, finishing permukaan, dan kuantitas pesanan. Masing-masing variabel ini terlihat dalam RFQ. Variabel yang tidak terlihat — dan yang mendominasi total biaya proyek — adalah hasil produksi, probabilitas pengulangan proses, dan biaya non-revisi (NRE) verifikasi proses.
| Penggerak Biaya | Dampak Harga yang Dikutip | Dampak Biaya Tersembunyi / Biaya Pendaratan |
| Ukuran papan | Langsung — harga per luas panel | Rendah — dapat diprediksi |
| Bahan | Peningkatan 2–5 kali lipat untuk spesialisasi | Sedang — waktu tunggu untuk barang khusus dapat lebih lama. |
| Melalui tipe | +25–40% untuk jalur tembus buta | Sedang — diimbangi oleh penghematan kepadatan |
| Permukaan selesai | +$0.50–$2.00/unit untuk ENIG | Rendah — dapat diprediksi |
| Jumlah pesanan | Diskon volume standar | Rendah — dapat diprediksi |
| Toleransi pendaftaran lapisan | Tidak terlihat dalam RFQ | TINGGI — menyebabkan kerugian hasil panen pada volume besar |
| Variasi ketebalan dielektrik | Tidak terlihat dalam RFQ | TINGGI — mendorong putaran ulang SI |
| Kupon impedansi NRE | Terkadang dikutip, seringkali tidak | TINGGI — ditambahkan secara diam-diam pada urutan ke-2–3 |
| Verifikasi penampang | Terkadang dikutip, seringkali tidak | TINGGI — diperlukan setelah setiap peristiwa hasil panen |
Pengganda Biaya Sebenarnya — Apa yang Perlu Diketahui Departemen Pengadaan
Rasio dunia nyata dari pelacakan produksi: papan 6 lapis yang dikutip 1.8 hingga 2.2 kali lipat dari papan 4 lapis yang setara, menjadi 2.8 hingga 3.5 kali lipat jika termasuk kerugian hasil produksi, biaya NRE (Non-Recurring Engineering) untuk proses ulang, dan biaya verifikasi proses. Hasil produksi pertama di pabrik-pabrik menengah Asia untuk pembuatan papan 6 lapis standar berkisar antara 70 hingga 85 persen, dibandingkan dengan 95 persen atau lebih tinggi untuk papan 4 lapis. Perbedaan tingkat barang rusak saja menambah 10 hingga 25 persen pada biaya unit efektif dalam jumlah besar.
Cara Mengurangi Biaya PCB 6 Lapis Tanpa Mengorbankan Kualitas
• Standarisasi susunan lapisan Anda: Gunakan struktur 6 lapis standar pabrik di mana pun persyaratan sinyal Anda memungkinkan. Struktur lapisan khusus akan menambah biaya pengaturan dan memperpanjang waktu tunggu.
• Sesuaikan ukurannya dengan titik optimal kainnya: Desain dengan diameter 0.2 mm atau lebih besar menghindari pengeboran dengan toleransi ketat yang menyebabkan penurunan hasil produksi dan biaya.
• Panggilan impedansi terkontrol cadangan: Terapkan hanya pada lapisan dan jaringan yang benar-benar membutuhkannya. Menerapkan impedansi terkontrol pada setiap lapisan akan menambah biaya fabrikasi dan waktu tunggu tanpa memberikan manfaat pada jaringan berkecepatan rendah.
• Jalankan uji validasi pra-produksi: 50 hingga 100 papan dengan ukuran panel penuh sebelum komitmen volume. Biaya uji validasi selalu lebih rendah daripada biaya tingkat kerusakan 20 hingga 30 persen pada pesanan volume pertama.
Aplikasi Papan PCB 6 Lapis
Biaya tambahan untuk arsitektur 6 lapis dapat dibenarkan ketika kebutuhan listrik benar-benar tidak dapat dipenuhi dengan jumlah lapisan yang lebih sedikit. Aplikasi di mana hal ini berlaku memiliki profil yang sama: beberapa antarmuka serial berkecepatan tinggi, domain sinyal campuran yang membutuhkan pemisahan fisik, atau kepadatan komponen yang membuat perutean 4 lapis tidak mungkin dilakukan tanpa kompromi melalui via yang merusak integritas sinyal.
• Perangkat keras komputasi dan server berkecepatan tinggi: Antarmuka PCIe Gen3/4, DDR4/5, Ethernet 25G di mana kontrol impedansi dan kontinuitas bidang pada setiap transisi via bersifat wajib, bukan opsional.
• Peralatan komunikasi: Modul router, switch, dan stasiun pangkalan multi-port di mana tautan serial berkecepatan tinggi berdampingan dengan manajemen daya analog dan front-end RF pada satu papan.
• Perangkat diagnostik medis: Sirkuit front-end analog yang memerlukan isolasi dari domain pemrosesan digital, dengan pasangan bidang khusus untuk setiap domain sinyal untuk mencegah kopling noise switching.
• ADAS dan infotainment otomotif: Antarmuka video berkecepatan tinggi, CAN/LIN, dan RF yang berkoeksistensi pada satu papan dengan persyaratan EMC yang ketat dan rentang suhu yang luas.
• Sistem kendali industri: Desain tegangan campuran dengan saluran pengukuran analog terisolasi, keluaran PWM arus tinggi, dan antarmuka komunikasi pada satu papan sirkuit.
• Dirgantara dan pertahanan: Aplikasi di mana biaya tambahan merupakan pertimbangan sekunder dibandingkan dengan integritas sinyal, keandalan termal, dan persyaratan masa pakai yang lama.
PCB 6 lapis bukanlah sekadar papan 4 lapis dengan ruang routing yang lebih besar. Ini adalah arsitektur listrik yang secara fundamental berbeda dengan batasan spesifik pada susunan lapisan, manajemen arus balik, kontrol impedansi, dan kualitas proses manufaktur. Keputusan yang dibuat sebelum satu jejak pun dirouting — konfigurasi susunan lapisan, material dielektrik, strategi via, pemilihan vendor — menentukan apakah desain tersebut berhasil pada percobaan pertama atau menjadi pelajaran yang mahal.
Biaya sebenarnya dari papan 6 lapis bukanlah harga per unit pada RFQ. Biaya sebenarnya adalah jumlah dari harga yang dikutip, perkiraan biaya pengulangan proses, tingkat kerusakan yang disesuaikan dengan hasil produksi dalam jumlah besar, dan biaya NRE (Non-Recurring Engineering) verifikasi proses yang baru muncul pada pesanan kedua. Anggarkan 2.8 hingga 3.5 kali lipat dari jumlah yang setara dengan papan 4 lapis sebagai angka perencanaan, dan validasi kemampuan proses vendor dengan data nyata sebelum berkomitmen pada volume produksi.
Apakah PCB 6 Lapis Tepat untuk Proyek Anda?
| Persyaratan sinyal | Batasan penumpukan | Rekomendasi |
| <50 MHz, kepadatan sedang | Tidak ada persyaratan bidang referensi kecepatan tinggi. | Tetap gunakan 4 lapisan, optimalkan tata letak terlebih dahulu. |
| 500 MHz–5 Gbps, BGA, sinyal campuran | Membutuhkan pasangan bidang independen per domain. | 6 lapisan — menggunakan konstruksi 3 inti simetris |
| >5 Gbps SerDes, backplane | Kontrol impedansi yang ketat, material dengan kerugian rendah. | Minimal 6 lapisan — pertimbangkan dielektrik khusus. |
| Koeksistensi RF + digital | Domain GND terisolasi diperlukan | 6 lapisan — pasangan bidang analog/RF khusus |
Referensi Cepat: Angka-angka Penting
| metrik | Nilai |
| Pengali harga yang dikutip vs. 4 lapis | 1.8x–2.2x |
| Pengali biaya lahan riil | 2.8x–3.5x |
| Hasil produksi tahap pertama — pabrikasi 6 lapis, tingkat menengah | 70 – 85% |
| Hasil produksi tahap pertama — pabrikasi 4 lapis, tingkat menengah | 95% + |
| Toleransi registrasi lapisan — standar 6 lapisan | ±0.075–0.1 mm |
| Variasi ketebalan dielektrik — tipikal | ±0.8 juta |
| Jejak/spasi minimum tipikal — proses 6 lapis standar | 3–4 juta / 3–4 juta |
| Revisi PCIe Gen2 (proyek nyata, 2022) | $13,000 + slip 18 hari |
| Alat medis: impedansi terkontrol vs biaya standar | $11.40 vs $8.25/papan + penundaan 3 minggu |
| Ambang batas pasangan berkecepatan tinggi untuk mempertimbangkan 6 lapisan | >8–10 pasangan diferensial >kecepatan tepi 500 MHz |
Pertanyaan yang Sering Diajukan Tentang Papan PCB 6 Lapis
Berapakah ketebalan standar PCB 6 lapis?
Ketebalan akhir yang paling umum adalah 1.6 mm, yang digunakan oleh sebagian besar pabrik komersial sebagai standar pembuatan 6 lapis mereka. Ketebalan 1.0 mm dan 1.2 mm tersedia untuk aplikasi dengan keterbatasan ruang tetapi memerlukan tinjauan susunan lapisan khusus. Ketebalan 2.0 mm digunakan dalam aplikasi backplane dan daya tinggi. Konfirmasikan batasan wadah Anda sebelum menentukan ketebalan — spesifikasi impedansi terkontrol dapat memaksa penggunaan papan yang lebih tebal daripada standar.
Konfigurasi susunan lapisan mana yang terbaik untuk sinyal berkecepatan tinggi?
Konfigurasi 3 inti simetris dengan SIG / GND / SIG / PWR / SIG / GND memberikan setiap lapisan sinyal referensi bidang langsung. Arahkan pasangan diferensial kecepatan tinggi yang paling penting pada L3 untuk perisai EMI terbaik dan impedansi yang paling dapat diprediksi. Hindari susunan lapisan apa pun yang menempatkan dua lapisan sinyal langsung bersebelahan tanpa bidang di antaranya.
Berapa harga PCB 6 lapis?
Harga satuan yang dikutip biasanya 1.8 hingga 2.2 kali lipat dari harga papan 4 lapis yang setara. Biaya sebenarnya—termasuk pembuatan ulang prototipe, sisa produksi yang disesuaikan dengan hasil, dan biaya non-reguler (NRE) verifikasi proses—berkisar 2.8 hingga 3.5 kali lipat dari harga papan 4 lapis yang setara. Sebuah proyek yang dikutip seharga $18 per unit akhirnya menjadi $62 per unit setelah memperhitungkan faktor hasil produksi dan dua jenis resin. Anggarkan untuk pengali biaya sebenarnya, bukan harga yang dikutip.
Kapan impedansi terkontrol menjadi perlu pada papan 6 lapis?
Impedansi terkontrol diperlukan untuk sinyal di atas sekitar 1 Gbps dengan panjang jalur lebih dari 100 hingga 150 mm, atau untuk antarmuka multi-gigabit apa pun dengan perutean jalur BGA yang melibatkan transisi beberapa lapisan. Hal ini tidak selalu diperlukan untuk jalur pendek pada kecepatan sedang — desain USB 3.2 Gen1 dengan jalur di bawah 40 mm dapat divalidasi dengan pengukuran TDR pada papan prototipe dan mungkin lolos tanpa spesifikasi impedansi formal, sehingga menghemat biaya fabrikasi dan waktu tunggu.
Apa pertanyaan terpenting yang harus diajukan kepada vendor PCB sebelum memesan papan 6 lapis?
Mintalah toleransi registrasi antar lapisan dan toleransi ketebalan dielektrik yang sebenarnya pada konstruksi standar 6 lapis, yang didukung oleh data penampang dari panel serupa baru-baru ini. Vendor yang menjawab dengan referensi kelas IPC alih-alih angka sebenarnya adalah vendor yang kontrol prosesnya tidak dapat Anda percayai tanpa uji validasi independen.
Bisakah saya mengubah desain 4 lapis saya menjadi 6 lapis?
Ya, tetapi konversi tersebut tidak boleh bersifat mekanis. Menambahkan dua lapisan ke tata letak 4 lapisan yang sudah ada tanpa mempertimbangkan kembali arsitektur susunan lapisan, penugasan bidang referensi, dan distribusi daya tidak akan menyelesaikan masalah integritas sinyal Anda dan mungkin malah menciptakan masalah baru. Perlakukan perpindahan ke 6 lapisan sebagai latihan arsitektur ulang, bukan sekadar mengubah ukuran papan.
Perangkat lunak apa yang terbaik untuk desain PCB 6 lapis?
Altium Designer, Cadence Allegro, dan KiCad 7+ semuanya mendukung desain 6 lapis dengan aturan desain impedansi terkontrol dan perutean kecepatan tinggi interaktif. Untuk desain 6 lapis dengan persyaratan SI, editor susunan lapisan dan kalkulator impedansi dalam alat tata letak harus dikonfigurasi dengan data susunan lapisan aktual dari pabrik—bukan nilai default—sebelum jalur kritis impedansi apa pun dirute.