La plej danĝera afero pri 6-tavola PCB ne estas la komplekseco de la dezajno. Ĝi estas la supozo, ke la "norma" stako de fabriko estas sekura. Tiu supozo kostis al unu reala projekto 13 000 dolarojn, 18 tagojn da horarmalfruo, kaj prokrastitan klientan demonstraĵon — ĉio ĉar du internaj signaltavoloj estis apudaj sen ebeno inter ili.
Ĉiu gvidilo sur 6-tavola PCB-dezajno diros al vi aldoni tavolojn kiam via 4-tavola plato tro ŝtopiĝas. Tiu konsilo lanĉis mil malsukcesajn respondojn. Tavolkalkulo estas decido pri elektra arkitekturaĵo kun konsekvencoj pri signalintegreco, rendimento kaj totalkosto, kiuj pligraviĝas laŭ manieroj, kiujn plej multaj unuafojaj 6-tavolaj dizajnistoj ne vidas ĝis ili rigardas malsukcesan enkondukon.
Kio estas 6-tavola PCB-tabulo?
Difino kaj Baza Strukturo
6-tavola PCB estas presita cirkvitplato konstruita el ses konduktivaj kupraj tavoloj lamenigitaj kune kun izola dielektrika materialo. La kupraj tavoloj portas signalojn, distribuas potencon, kaj provizas elektromagnetajn referenc-ebenojn. La dielektrikaj tavoloj - tipe preimpregnitaj kaj solida kernmaterialo - apartigas kaj izolas la kuprajn tavolojn unu de la alia. Ĉiuj ses tavoloj estas elektre konektitaj per boritaj kaj tegitaj truoj nomataj truoj.
Male al 2-tavola plato, kie ĉiu vojigo kaj ĉiu potencodistribuo devas dividi la du eksterajn surfacojn, 6-tavola plato permesas, ke signaloj estu senditaj sur internaj tavoloj ŝirmitaj per referencaj ebenoj, potenco kaj tero okupu dediĉitajn internajn tavolojn, kaj eksteraj tavoloj estu rezervitaj por komponentaj konektoj kaj alireblaj signaloj.
Kiel 6-tavola PCB diferencas de 2-tavolaj kaj 4-tavolaj platoj
| trajto | 2-Tavolo | 4-Tavolo | 6-Tavolo |
| Vojigado de tavoloj | 2 | 2-3 | 3-4 |
| Dediĉita grunda ebeno | Ne | 1 tipa | 1–2 tipaj |
| Dediĉita potenca ebeno | Ne | 1 tipa | 1 tipa |
| EMI-ŝirmado de internaj signaloj | neniu | Parta | Plena |
| Facileco de impedanca kontrolo | malfacila | moderigita | Bonan |
| Miksita signala izolado | Minimuma | Nur dividitaj aviadiloj | Apartaj aviadilparoj eblaj |
| Kostomultiplikato kontraŭ 2-tavola | 1x | ~1.4–1.7x | ~1.8–2.2x citita; 2.8–3.5x alteriĝinta |
Ŝlosilaj Komponantoj de 6-Tavola PCB
La fizika konstruo konsistas el tri kernaj substratoj interkovritaj kun du tavoloj de preimpregnita materialo, ĉiuj premitaj sub varmo kaj premo. La eksteraj tavoloj ricevas kupran folian lamenadon. Kupraj spuroj estas gravuritaj en ĉiun tavolon per fotolitografiaj procezoj. Lutaĵa masko estas aplikita al ambaŭ eksteraj facoj por protekti spurojn kaj difini luteblajn kusenetojn. Surfaca finpoluro estas aplikita al eksponita kupro por malhelpi oksidiĝon kaj ebligi lutaĵon.
Klarigo pri 6-tavola PCB-aglomeraĵo
Kio estas PCB-stakigo?
La stakigado estas la orda aranĝo de kupraj kaj dielektrikaj tavoloj, kiu difinas la elektrajn kaj mekanikajn ecojn de la plato. Ĝi determinas impedancon, kapacitancon inter ebenoj, signalizolaĵon, EMI-ŝirmadan efikecon kaj mekanikan platecon. Malĝusta stakigado estas la plej ofta kaŭzo de 6-tavolaj alkroĉigaj fiaskoj — ĉar ĝi ne povas esti riparita sen kompleta respinigo.
Norma 6-tavola PCB-stakiga konfiguracio
La ĝusta referenca stakigo por ĝeneraluzebla 6-tavola PCB-plato kun altrapidaj signaloj estas simetria 3-kerna konstruo:
| mantelon | funkcio | Referenco / Notoj |
| L1 — Supra Signalo | Komponenta flanko-vojigo, fajn-ĵeta BGA-fuĝo | Referencita al L2 GND — mikrostrio |
| L2 — Grunda ebeno | Solida GND — primara EMI-ŝildo | Referencoj L1 supre kaj L3 sube |
| L3 — Interna Signalo | Alt-rapidaj diferencialaj paroj, kontrolita impedanco | Referencita al L2 supre, L4 sube — strilinio |
| L4 — Potenca Ebeno | Primara potencodistribuo VCC, VDDIO, ktp. | Referencoj L3 supre kaj L5 sube |
| L5 — Interna Signalo | Sekundara vojigo, malalt-rapidaj aŭ izolitaj signaloj | Referencita al L4 supre, L6 sube — strilinio |
| L6 — Grunda / Funda Signalo | Malsupra vojigo aŭ solida GND-reveno | Referencita al L5 supre — mikrostrio |
Tipoj de 6-tavolaj PCB-stakigaj konfiguracioj
Ne ĉiuj 6-tavolaj PCB-platoj uzas la samajn tavolajn asignojn. La konfiguracio devus esti regata de la domina dezajna limigo:
• Norma SIG/GND/SIG/PWR/SIG/GND: Plej bona ĝenerala elekto. Ĉiuj signaltavoloj havas apudajn ebenajn referencojn. Taŭga por plej multaj miksitaj ciferecaj dezajnoj.
• Alt-rapida Striplinio: Sendu ĉiujn kritikajn diferencialajn parojn sur L3 kaj L5, konservante L1 kaj L6 por pli malrapidaj konektoj. Maksimumigas EMI-ŝirmadon por >5 Gbps interfacoj.
• Miksita-signalo: Asignu L3 al analogaj signaloj kun dediĉita analoga GND sur L2 kaj analoga potenco-divido sur L4. Cifereca domajno okupas L5 kaj L6. Malhelpas ciferecan ŝaltilan bruo-kupladon en analogan antaŭan finaĵon.
• Fokuso pri Potenco kaj Integreco: Du apartaj potencaj ebenoj kun dika centra kerno inter ili. Maksimumigas interebenan kapacitancon por alt-kurentaj ŝaltilaj reguliloj.
La Amasiĝo Kiu Ruinos Vian Edukadon
La plej ofta fiasko-padrono en unuafojaj 6-tavolaj dezajnoj: SIG / GND / SIG / SIG / PWR / GND. Ĉi tio metas L3 kaj L4 kiel du signaltavolojn rekte apudajn kun nur maldika antaŭpregnigita materialo inter ili kaj neniu ebena referenco por ambaŭ. Revenfluoj ĉe trakonektiloj ne havas kien iri. Flanka krucparolilo inter L3 kaj L4 estas nekontrolita. Reala PCIe Gen2-projekto de 2022 uzanta ĉi tiun precizan stakon produktis diferencigan impedancan varion de 92–108 omoj anstataŭ la 85-oma celo — kaŭzante lenajn fiaskojn sur 50 kunmetitaj platoj.
Plej bonaj kontraŭ plej malbonaj 6-tavolaj stakigaj konfiguracioj
6-tavola plato kun malbona stako — precipe du apudaj signaltavoloj en la mezo — radias pli da EMI ol bone efektivigita 4-tavola plato kun solida GND sur L2. La ebena tavolo provizas la ĉefan EMI-ŝirmadmekanismon. Ĉiu signaltavolo devas esti apuda al ebeno sur almenaŭ unu flanko; entombigo inter du ebenoj estas pli bona. La plej malbona konfiguracio estas ajna aranĝo, kiu lasas signaltavolon sen proksima ebena referenco.
Dielektrikaj Materialoj Uzataj en 6-Tavolaj PCB-Amasoj
| materialo | Dk | Perdo Tangento | Plej bona |
| FR-4 | 4.2-4.5 | 0.018-0.025 | Ĝenerala cifereca, <5 Gbps |
| Rogers RO4350B | 3.48 | 0.0037 | RF, >10 GHz, kontrolita Dk |
| Isola FR408HR | 3.65 | 0.009 | Alt-rapida cifereca, 5–25 Gbps |
| Panasonic Megatron 6 | 3.4 | 0.004 | Malantaŭa plato, >25 Gbps SerDes |
6-tavola PCB-dikeco kaj dimensioj
Normaj 6-tavolaj PCB-dikecaj opcioj
Normaj finitaj dikecoj por 6-tavolaj platoj estas 1.0 mm, 1.2 mm, 1.6 mm, kaj 2.0 mm. Ĉiu dikeco postulas specifan kombinaĵon de kernaj kaj preimpregnitaj dikecoj por atingi la pretan dimension, kio rekte influas la dielektrikan interspacon inter tavoloj kaj tial la atingeblajn impedancajn valorojn.
Kial 1.6mm Estas la Plej Ofta Dikeco
La konstruo de 1.6 mm estas domina en 6-tavolaj dezajnoj ĉar ĝi akceptas normajn kombinaĵojn de kerno kaj antaŭimpregnitaĵo, kiuj produktas simetrian stakon sen specialaj mendoj de materialoj. Ĝi estas la defaŭlta oferto ĉe preskaŭ ĉiu komerca fabriko, kio signifas, ke la livertempoj estas plej mallongaj kaj la prezoj estas plej konkurencaj. Por plej multaj ciferecaj kaj miksitsignalaj dezajnoj sen agresemaj limigoj de enfermaĵoj, 1.6 mm estas la ĝusta deirpunkto.
Kiel elekti la ĝustan dikecon de PCB
Pli maldikaj konstruoj postulas pli maldikajn dielektrikajn tavolojn, kiuj reduktas la interspacon inter apudaj ebenoj kaj signaltavoloj. Ĉi tio pliigas la interebenan kapacitancon sed malfaciligas impedancan kontrolon sen kutima stako. Reala projekta ekzemplo: specifi kontrolitan impedancon sur 1.2 mm plato devigis ŝanĝon al 1.6 mm ĉar la postulataj dielektrikaj dikecoj por 85-omaj diferencialaj paroj ne konvenis ene de la pli maldika konstruo — malobservante la mekanikan liberan spacon de la enfermaĵo. Ĉiam konfirmu la limigojn de la enfermaĵo antaŭ ol ŝlosi la stakon.
Specifoj pri Kupra Pezo kaj Spurlarĝo
Plej multaj 6-tavolaj platoj uzas 1 uncon da kupro sur eksteraj tavoloj kaj 0.5 uncojn da kupro sur internaj tavoloj kiel defaŭlton. Pli peza kupro estas havebla por alt-kurentaj aplikoj sed postulas pli larĝan spuran interspacon kaj minimuman per ringoformaj ringoformaj alĝustigoj. La minimuma spura larĝo ĉe normaj 6-tavolaj procezoj estas tipe 3-4 mil ekstere, 3.5-4 mil interna; la minimuma interspaco spegulas ĉi tiujn valorojn. BGA-fuĝvojigo kutime postulas 3/3 mil spuran interspacon je 0.8 mm paŝo.
6-tavola PCB kontraŭ 4-tavola PCB: Kiam Ĝisdatigi
La Plej Danĝera Miskompreno
La plej ofta kialo por ŝanĝi al 6 tavoloj: la vojigo fariĝis streĉa sur la 4-tavola plato. Tavolnombro ne estas skalebleca kriterio. Troŝarĝita 4-tavola plato kun bona SI estas pli bona ol 6-tavola plato kun rompita stako. Aldoni tavolojn por eviti vojigan problemon ofte nur movas la problemon pli profunden en la platon, kie estas pli malfacile sencimigi ĝin.
La Veraj Ellasiloj por Ŝanĝi al 6 Tavoloj
La decido iri al 6 tavoloj devus esti pelita de specifaj, identigeblaj elektraj limigoj, kiuj ne povas esti solvitaj sur 4 tavoloj:
• Vi elĉerpis la apudecon de referenca ebeno por kritikaj signaloj — ĉiu altrapida signalo bezonas revenan ebenon sur la tuj apuda tavolo, kaj via 4-tavola stako ne povas provizi ĝin.
• Vi samtempe bezonas plurajn sendependajn revenajn vojojn: ciferecajn, analogajn kaj RF-domajnojn, kiuj kunligus detrue se ili dividus unuopan ebenan paron.
• Vi sendas pli ol 8 ĝis 10 altrapidajn diferencialajn parojn super 500 MHz randrapideco de BGA, kie la eskapo konsumas ambaŭ eksterajn tavolojn, lasante neniun referencon por internaj signaloj.
• Vi bezonas dediĉitan induktancon de disvastiĝanta potenco-ebeno, kiun dividitaj ebenoj sur 4-tavola plato ne povas atingi.
Kiam 4-tavola PCB ankoraŭ sufiĉas
Densa plato kun signaloj sub 50 MHz povas resti sur 4 tavoloj senfine per disciplinita fanout, ortogonala vojigo, kaj tra-optimigo. Multaj IoT kaj malrapidaj industriaj kontrolplatoj estas tro-specifitaj en 6 tavolojn kiam vojiga revizio kaj komponenta lokiga optimumigo solvus la 4-tavolan limigon pure.
Kostokomparo: 4-tavola kontraŭ 6-tavola PCB
La ofertita prezo por 6-tavola plato estas tipe 1.8 ĝis 2.2-oble la ekvivalenta 4-tavola plato je la sama grandeco kaj kupra pezo. Ĉi tiu estas la nombro, kiu aperas en petoj por prezoj. La reala alteriĝinta kosto-multiplikato — post enkalkulo de prototipaj respinoj, rendiment-adaptita rubo laŭ volumeno, kaj NRE por sekco-konfirmo — estas 2.8 ĝis 3.5-oble la 4-tavola ekvivalento. Unu produktada projekto en 2023, ofertita je 18 dolaroj po unuo kun 500 pecoj, atingis efikan prezon de 62 dolaroj po unuo post du rezinoj kaj rendimentaj perdoj. Buĝeto por la reala multiplikato, ne por la ofertita.
Gvidlinioj por Dezajno de 6-Tavolaj PCB-oj
Plej Bonaj Praktikoj pri Signala Vojigo
Sendu altrapidajn diferencialajn parojn sur internajn signaltavolojn, kie ili estas entombigitaj inter du ebenaj tavoloj. Interna strilinia vojigo provizas pli bonan EMI-ŝirmadon kaj pli antaŭvideblan impedancon ol ekstera mikrostrio. Evitu vojigon de kritikaj signaloj sur eksteraj tavoloj, krom se la dezajno ne havas opcion por interna tavolo - eksteraj signaloj radias pli facile kaj estas pli sentemaj al difekto rilata al muntado.
Uzu ortogonalajn vojigajn direktojn inter apudaj signaltavoloj. Se L1 vojigas ĉefe en la X-direkto, L3 devus vojigi ĉefe en la Y-direkto. Tio minimumigas interkruciĝon inter trakoj ĉe tavoltransiroj kaj faciligas atingi impedanc-kontrolitan vojigon kun koheraj spurgeometrioj.
Potenco kaj Grunda Ebena Dezajno
La avantaĝo de potenc-integreco de 6-tavola plato venas de la forta kuplado inter la ebenaj paro PWR kaj GND. Maksimumigu tion per konservado de la dielektriko inter L4 kaj la apuda GND tiel maldika kiel fabrikado permesas — 4 ĝis 6 mil antaŭpreg en norma konstruo. Metu malkuplajn kondensatorojn ene de 200 mil de ĉiu IC-potenca stifto, kun la truo al la potenc-ebeno kaj la truo al la tera ebeno metitaj simetrie ambaŭflanke de la kondensatora korpo. Evitu direkti signalajn spurojn tra disigoj en la potenc-ebeno — revena kurento devas transiri la disigon, kreante buklon kiu radias.
Impedanca Kontrolo en 6-tavolaj PCB-oj
Kontrolita impedanco en 6-tavola plato dependas de la dielektrika dikeco inter la signaltavolo kaj ĝia plej proksima referenca ebeno, la spurlarĝo, kaj la dielektrika konstanto de la materialo. Internaj striliniaj tavoloj atingas pli striktan impedanceleremon ol eksteraj mikrostriaj tavoloj ĉar ili estas ŝirmitaj kontraŭ surfacaj efikoj kaj lameniĝo-vario estas pli kohera en la centro de la konstruaĵo.
Fakula nuanco: 0.5-milimetra vario en la dikeco de antaŭpregnigita materialo — bone ene de la procezfenestro de tipa fabrikejo — ŝovas nominale 50-oman strilinian spuron al 58 omoj. Je 8 Gbps, tio fermas la okulon. Ĉiam kontrolu la impedancajn testkuponajn datumojn ĉe la unua artikola konstruo, ne nur la stakspecifon.
Kontrolita impedanco ne ĉiam estas la ĝusta specifo. Medicina aparato-dezajno de 2024 portis USB 3.2 Gen1 je 5 Gbps sur spuroj sub 40 mm kun nur du-tavolaj transiroj. Specifi kontrolitan impedancon aldonintus 38% al la fabrikada kosto, plilongigus la livertempon je 3 semajnoj, kaj devigus pli dikan platon, kiu malobservus la enfermaĵon. La plato estis konstruita sur norma stako kun 7/7-mil spura spaco, seriaj dampaj rezistiloj, kaj longo-akordigo ĝis 5 mm. Ĝi pasis EMC kaj funkcian validigon jam ĉe la unua turniĝo. Kontrolita impedanca detekto estas esenca por >10 Gbps, spuroj super 150 mm, kaj plur-transiraj BGA-itineroj — ne por ĉiu diferenciala paro.
Traj-Tipoj Uzataj en 6-Tavolaj PCB-oj
• Tegita Tra-Truo: Norma per konekto al ĉiuj ses tavoloj. Malalta kosto, universale havebla. Per konekto sub la laste uzita tavolo kreas resonancon super 3 GHz — uzu malantaŭan boradon se tio gravas.
• Blindaj vojoj: Konekti la eksteran tavolon nur al la interna tavolo. Forigi tra-stumpon. Necesa por fajn-paŝa BGA-fuĝo sur densaj platoj. Aldonu 25–40% al la fabrikada kosto.
• Entombigitaj Vias: Konekti nur internajn tavolojn, nevideblajn de la surfaco de la plato. Uzata en HDI-dezajnoj kun ekstrema denseco. Signifa kostaldona; postulas sinsekvan lamenadon.
• Per-en-kuseneto: Truo borita rekte tra la SMD-kuseneto. Permesas plej densan BGA-paŝon. Devas esti plenigita kaj kovrita por malhelpi lutaĵo-sorbadon dum refluo. Normo por 0.5 mm-paŝa BGA.
Konsideroj pri EMI kaj EMC-Dezajno
La ĉefa EMI-mekanismo en cifereca 6-tavola plato estas la buklo formita inter signalspuro kaj ĝia revena kurenta vojo sur la apuda ebeno. Minimumigu ĉi tiun buklon neniam direktante signalspuron trans ebenan disigon aŭ super interspacon en la referenca ebeno. Uzu trakudradon — grundajn travojojn metitajn je regulaj intervaloj ĉirkaŭ la plato-perimetro kaj inter signalregionoj — por krei malalt-impedancajn revenajn vojojn ĉe tavoltransiroj. Metu kudrajn travojojn ene de 200 miloj da ĉiu signaltravo sur alt-rapida reto.
Termika Administrado en 6-Tavola PCB-Dezajno
Metu termikajn truojn en krada ŝablono sub la nudaj kusenetaj komponantoj, konektante la supran kuseneton rekte al la internaj GND-ebloj. Krado de 0.3 mm diametro-truoj je 0.6 mm paŝo provizas efikan termikan disvastigon en la internan kupran mason. Por altpotencaj sekcioj, la internaj PWR kaj GND-ebloj funkcias kiel varmodisvastigiloj, kiuj distribuas termikan ŝarĝon antaŭ ol ĝi atingas la PCB-randon aŭ eksteran varmoradiatoron.
6-tavola PCB-fabrikada procezo
Paŝo post paŝo: Kiel 6-tavola PCB estas farita
• Paŝo 1 — Preparado de la interna kerno: La du internaj kernsubstratoj estas kovritaj per kuprofolio, eksponitaj kun la cirkvitpadrono fotolitografie, kaj gratitaj por lasi nur la desegnitajn kuprajn spurojn kaj ebenojn.
• Paŝo 2 — Oksida traktado: Internaj kupraj surfacoj estas kemie traktitaj por plibonigi adheron inter kupro kaj prepreg dum lamenado.
• Paŝo 3 — Laminado: Ĉiuj tavoloj — kernoj, prepreg-folioj, kaj eksteraj kupraj folioj — estas stakigitaj en preciza vicigo kaj premitaj sub varmo kaj premo ĝis la prepreg-rezino fluas kaj hardas.
• Paŝo 4 — Borado: Mekanika borado kreas tratruojn por PTH-truoj kaj komponentaj truoj. Lasera borado kreas blindajn mikrotruojn por HDI-dezajnoj. La precizeco de la trua lokigo en ĉi tiu paŝo determinas la kvaliton de la registrado inter tavoloj.
• Paŝo 5 — Kuprotegaĵo: La boritaj truoj estas tegitaj per senelektra kupro sekvata de elektroliza kupro por pligrandigi la murdikecon.
• Paŝo 6 — Gravado de la ekstera tavolo: Ekstera kupra folio estas strukturizita kaj gratita por krei L1 kaj L6 spurojn, kusenetojn kaj ebenojn.
• Paŝo 7 — Apliko de lutaĵomasko: Likva foto-bildigebla lutaĵmasko estas aplikita, eksponita, kaj evoluigita por kovri spurojn lasante kusenetojn eksponitaj.
• Paŝo 8 — Surfaca finpoluro: Fina surfaca finpoluro estas aplikita al nudaj kupraj kusenetoj.
• Paŝo 9 — Testado kaj inspektado: Elektra kontinueco kaj izoliteco-testado, AOI, sekca analizo, impedanca konfirmo sur testkuponoj.
La Problemo de Registra Toleremo — Kial Ĝi Gravas Pli Ol la Specifa Folio
Meznivelaj fabrikoj tipe tenas tavol-al-tavolan registriĝon je ±0.075–0.1 mm ĉe 6-tavolaj konstruoj, kompare kun ±0.05 mm ĉe 4-tavolaj. Ĉe 0.15 mm trakurejo, ĉi tiu registriĝa toleremo povas movi la trakurejon al la rando de minimuma IPC Klaso 2 konformeco. Platetoj, kiuj trapasas elektrajn testojn de fluganta sondilo, ankoraŭ povas havi strukture malfortajn trakurejojn, kiuj paneas sub termika cikla streĉo surloke. Jen la kaŝita problemo de rendimento, kiu ne aperas ĝis granda produktado.
Surfacaj Finigaj Opcioj
| surfaca Fini | Plej bona Apliko | Ŝlosila Konsidero |
| ENIG | Fajna-tonaltiga BGA, dratligado | Risko de nigra kuseneto se la dikeco de Ni/Au ne estas kontrolita |
| HASL Senplumba | Kost-sentema, tra-trua domina | Malebena surfaco sur SMD kun paŝo <0.5mm |
| OSP | Alt-volumena SMD, ununura refluo | Bretovivo <12 monatoj; malbona por riparado |
| Mergado Arĝento | Altfrekvenca RF, >10 GHz aplikoj | Senmakuleco-sentema; postulas zorgeman stokadon |
| Merga Stano | Aplikoj de prem-konvenaj konektiloj | Risko de stana buŝharo se ne ĝuste specifita |
Kvalittestado kaj Inspektado
Aŭtomata Optika Inspektado skanas ĉiujn ses tavolojn post-gravura kaj post-muntado por malfermaĵoj, kurtoj kaj mankantaj trajtoj. Elektra fluganta sondilo aŭ najlolito-testado kontrolas kontinuecon kaj izolitecon sur ĉiu reto. Por kontrolitaj impedancaj dezajnoj, testkuponoj metitaj sur la panelperimetron estas sekcitaj kaj mezuritaj per TDR por kontroli la konstruitan impedancon kontraŭ la specifo. Sekcanalizo estas farita sur provaj platoj el ĉiu loto por mezuri dielektrikan dikecon, kuprotegaĵan homogenecon kaj per registra precizecon.
6-tavolaj PCB-kostaj faktoroj
Kio Determinas la Prezon de 6-Tavola PCB?
La ofertita unuoprezo estas influita de la dimensioj de la plato, la pezo de la kupro, la elekto de materialoj, la komplekseco, la surfaca finpoluro kaj la mendokvanto. Ĉiu el ĉi tiuj variabloj estas videbla en la peto por prezoj. La variabloj, kiuj ne estas videblaj — kaj kiuj dominas la totalan projektokoston — estas la rendimento, la probableco de respinado kaj la procezkontrolo NRE.
| Kosto-ŝoforo | Efiko de Citita Prezo | Kaŝita / Alteriĝinta Kosto Efiko |
| Tabla grandeco | Rekta — prezo por panela areo | Malalta — antaŭvidebla |
| materialo | 2–5-obla pliiĝo por specialaĵo | Moderaj — specialaj livertempoj povas plilongiĝi |
| Per tipo | +25–40% por blindaj truoj | Modera — kompensita per densecaj ŝparoj |
| Surfaco finiĝas | +0.50–2.00 USD/unuo por ENIG | Malalta — antaŭvidebla |
| Ordigi kvanton | Norma volumena rabato | Malalta — antaŭvidebla |
| Tavola registra toleremo | Ne videbla en peto de oferto | ALTA — pelas rendimentan perdon ĉe volumeno |
| Vario de dielektrika dikeco | Ne videbla en peto de oferto | ALTA — pelas SI-respinojn |
| Impedanca kupono NRE | Iafoje citita, ofte ne | ALTA — aldonita silente je la 2a–3a ordo |
| Sekca konfirmo | Iafoje citita, ofte ne | ALTA — necesa post iu ajn rendimenta okazaĵo |
La Reala Kosto-Multiplikilo — Kion Akiro Devas Scii
La real-monda proporcio el produktadspurado: 6-tavola plato prezigita je 1.8 ĝis 2.2-oble la 4-tavola ekvivalento atingas 2.8 ĝis 3.5-oble la rendimentan perdon, respinadan NRE, kaj procezajn konfirmkostojn. La rendimento je la unua paso ĉe meznivelaj aziaj fabrikoj sur normaj 6-tavolaj konstruoj estas 70 ĝis 85 procentoj, kompare kun 95 procentoj aŭ pli por 4-tavola. La diferenco en la rubofteco sole aldonas 10 ĝis 25 procentojn al la efika unuokosto laŭ volumeno.
Kiel Malpliigi Kostojn de 6-Tavolaj PCB-oj Sen Kompromiti Kvaliton
• Normigu vian stakigon: Uzu la norman 6-tavolan konstruon de la fabrikejo kie ajn viaj signalaj bezonoj permesas. Specialaj stakoj aldonas agordajn kostojn kaj plilongigas la livertempon.
• Kongruigu per grandeco kun la ideala punkto de la fabriko: Dezajnado per diametroj je 0.2 mm aŭ pli evitas la malloze-tolereman boradon, kiu kaŭzas rendimentperdon kaj koston.
• Rezerva kontrolita impedanca alvoko: Apliku ĝin nur al la tavoloj kaj retoj, kiuj vere bezonas ĝin. Anonci kontrolitan impedancon sur ĉiu tavolo aldonas fabrikadkoston kaj produktadtempon sen avantaĝo ĉe malrapidaj retoj.
• Rulu antaŭproduktan validigan loton: 50 ĝis 100 tabuloj je plena panelgrandeco antaŭ ol mendi la volumenon. La kosto de validiga ciklo ĉiam estas pli malalta ol la kosto de 20 ĝis 30-procenta ruboprocento por la unua volumenmendo.
Aplikoj de 6-tavolaj PCB-tabuloj
La kosto-superpago por 6-tavoloj estas pravigita kiam la elektraj postuloj vere ne povas esti plenumitaj sur pli malmultaj tavoloj. La aplikoj kie tio veras havas komunan profilon: pluraj altrapidaj seriaj interfacoj, miks-signalaj domajnoj postulantaj fizikan apartigon, aŭ komponentaj densecoj kiuj malebligas 4-tavolan vojigon sen tra-kompromisoj kiuj rompas la signalintegrecon.
• Alt-rapida komputado kaj servila aparataro: PCIe Gen3/4, DDR4/5, 25G Eterretaj interfacoj kie impedanca kontrolo kaj ebena kontinueco ĉe ĉiu trakonektilo-transiro estas devigaj, ne laŭvolaj.
• Komunikada ekipaĵo: Plurportaj enkursigiloj, ŝaltiloj kaj bazstaciomoduloj kie altrapidaj seriaj ligiloj kunekzistas kun analoga energiadministrado kaj RF-frontaj finaĵoj sur ununura plato.
• Medicinaj diagnozaj aparatoj: Analogaj frontfinaĵaj cirkvitoj postulantaj izolitecon de ciferecaj prilaboraj domajnoj, kun dediĉitaj ebenaj paroj por ĉiu signala domajno por malhelpi ŝaltilan bruokupladon.
• Aŭtomobila ADAS kaj infotainment: Alt-rapidaj videinterfacoj, CAN/LIN, kaj RF kunekzistantaj sur ununura plato kun striktaj EMC-postuloj kaj larĝa temperaturintervalo.
• Industriaj kontrolsistemoj: Miksit-tensiaj dezajnoj kun izolitaj analogaj mezurkanaloj, alt-kurentaj PWM-eligoj, kaj komunikaj interfacoj sur ununura plato.
• Aerospaco kaj defendo: Aplikoj kie la kosto-superpago estas sekundara konsidero kompare kun signalintegreco, termika fidindeco kaj longdaŭraj postuloj.
6-tavola PCB ne estas simple 4-tavola plato kun pli da vojiga spaco. Ĝi estas principe malsama elektra arkitekturo kun specifaj limigoj pri stakado, administrado de revena kurento, impedanca kontrolo kaj kvalito de la fabrikada procezo. La decidoj faritaj antaŭ ol unuopa spuro estas sendita — staka konfiguracio, dielektrika materialo, tra-strategio, elekto de vendisto — determinas ĉu la dezajno sukcesas je la unua provo aŭ fariĝas multekosta leciono.
La reala kosto de 6-tavola plato ne estas la prezo po unuo en la peto por mendado. Ĝi estas la sumo de la citita prezo, la atendata refrina kosto, la rendimento-adaptita rubofteco laŭ volumeno, kaj la procezkontrola NRE (Ne-Respondeca Efektivo), kiu ne aperas ĝis la dua mendo. Buĝetu por 2.8 ĝis 3.5-obla la 4-tavola ekvivalento kiel la plana nombro, kaj validigu la procezkapablon de la vendisto per realaj datumoj antaŭ ol decidi pri volumeno.
Ĉu 6-tavola PCB taŭgas por via projekto?
| Signala postulo | Stakiga limo | rekomendo |
| <50 MHz, modera denseco | Neniu postulo pri altrapida referencaviadilo | Restu sur 4 tavoloj, optimumigu la aranĝon unue |
| 500 MHz–5 Gbps, BGA, miksita signalo | Bezonas sendependajn ebenajn parojn por ĉiu domajno | 6 tavoloj — uzu simetrian 3-kernan konstruon |
| >5 Gbps SerDes, malantaŭa plato | Streĉa impedanca kontrolo, malalt-perda materialo | Minimume 6 tavoloj — konsideru specialan dielektrikaĵon |
| RF + cifereca kunekzistado | Izolitaj GND-domajnoj necesas | 6 tavoloj — dediĉita analoga/RF-ebena paro |
Rapida Referenco: Ŝlosilaj Numeroj
| metriko | valoro |
| Citita prezomultiplikato kontraŭ 4-tavola | 1.8x–2.2x |
| Reala alteriĝinta kostomultiplikato | 2.8x–3.5x |
| Unua-enirpermesa rendimento — 6-tavola, meznivela fabriko | 70-85% |
| Unua-enirpermesa rendimento — 4-tavola, meznivela fabriko | 95% + |
| Tavola registra toleremo — norma 6-tavola | ± 0.075–0.1 mm |
| Vario de dielektrika dikeco — tipa | ±0.8 mil |
| Tipa minimuma spuro/spaco — norma 6-tavola procezo | 3–4 milionoj / 3–4 milionoj |
| PCIe Gen2 respin (reala projekto, 2022) | 13 000 USD + 18-taga slipo |
| Medicina aparato: kontrolita impedanco kontraŭ norma kosto | 11.40 USD kontraŭ 8.25 USD/tabulo + 3-semajna prokrasto |
| Sojlo de altrapidaj paroj por konsideri 6 tavolojn | >8–10 diferencigaj paroj >500 MHz randofteco |
Oftaj Demandoj Pri 6-Tavolaj PCB-Tabuloj
Kio estas la norma dikeco de 6-tavola PCB?
La plej ofta fina dikeco estas 1.6 mm, uzata de la plimulto de komercaj fabrikoj kiel ilia defaŭlta 6-tavola konstruo. 1.0 mm kaj 1.2 mm estas haveblaj por spac-limigitaj aplikoj, sed postulas specialan revizion de stako. 2.0 mm estas uzata en fonplato kaj alt-potencaj aplikoj. Konfirmu viajn enfermaĵajn limojn antaŭ ol specifi dikon - kontrolita impedanca elvoko povas devigi pli dikan platon ol la defaŭlta.
Kiu stakiga konfiguracio estas plej bona por altrapidaj signaloj?
La simetria 3-kerna konstruo kun la konfiguracio SIG / GND / SIG / PWR / SIG / GND donas al ĉiu signaltavolo rektan ebenan referencon. Sendu la plej kritikajn altrapidajn diferencialajn parojn sur L3 por plej bona EMI-ŝirmado kaj plej antaŭvidebla impedanco. Evitu ajnan stakon, kiu metas du signaltavolojn rekte apud unu la alian sen ebeno inter ili.
Kiom kostas 6-tavola PCB?
La ofertita unuoprezo estas tipe 1.8 ĝis 2.2-oble la ekvivalenta 4-tavola tabulo. La reala alteriĝinta kosto — inkluzive de prototipaj respinoj, rendiment-adaptita rubo laŭ volumeno, kaj proceza konfirmo NRE — estas 2.8 ĝis 3.5-oble la 4-tavola ekvivalento. Projekto, kiu estis ofertita je 18 dolaroj po unuo, alteriĝis je efikaj 62 dolaroj po unuo post rendimentaj eventoj kaj du rezinoj. Buĝetu por la alteriĝinta multiplikato, ne por la ofertita prezo.
Kiam kontrolita impedanco fariĝas necesa sur 6-tavola plato?
Kontrolita impedanco estas necesa por signaloj super proksimume 1 Gbps kun spurlongoj pli ol 100 ĝis 150 mm, aŭ por iu ajn plurgigabita interfaco kun BGA-eskapvojigo implikanta plurtavolajn transirojn. Ĝi ne ĉiam necesas por mallongaj spuroj je moderaj rapidoj — USB 3.2 Gen1-dezajno kun spuroj sub 40 mm povas esti validigita per TDR-mezurado sur unua-artikolaj platoj kaj povas pasi sen formala impedanca alvoko, ŝparante fabrikadkoston kaj produktadtempon.
Kio estas la plej grava demando por demandi al PCB-vendisto antaŭ ol mendi 6-tavolan platon?
Petu ilian faktan toleremon pri registrado inter tavoloj kaj toleremon pri dielektrika dikeco sur norma 6-tavola konstruaĵo, subtenate de datumoj pri transversaj sekcoj de lastatempa simila panelo. Vendisto, kiu respondas per referencoj pri IPC-klaso anstataŭ realaj nombroj, estas vendisto, kies procesregadon vi ne devus fidi sen sendependa validiga kuro.
Ĉu mi povas konverti mian 4-tavolan dezajnon al 6-tavola?
Jes, sed la konverto ne devus esti mekanika. Simple aldoni du tavolojn al ekzistanta 4-tavola aranĝo sen rekonsideri la stakigan arkitekturon, referencan ebenan asignon kaj potencodistribuon ne solvos viajn signalajn integrecproblemojn kaj povus krei novajn. Traktu la movon al 6 tavoloj kiel rearkitekturan ekzercon, ne kiel ŝanĝon de grandeco de la plato.
Kiu programaro estas plej bona por 6-tavola PCB-dezajno?
Altium Designer, Cadence Allegro, kaj KiCad 7+ ĉiuj subtenas 6-tavolan dezajnon kun kontrolitaj impedancaj dezajnaj reguloj kaj interaga altrapida vojigo. Por 6-tavolaj dezajnoj kun SI-postuloj, la stakiga redaktilo kaj impedanca kalkulilo en la aranĝilo devas esti agorditaj kun la faktaj stakigaj datumoj de la fabriko — ne defaŭltaj valoroj — antaŭ ol iu ajn impedanc-kritika spuro estas vojigita.