MCU控制和電源管理實用指南

電源設計決定了產品能否經得起實際應用的考驗。電池壽命、散熱限制、電源軌雜訊和製造成本最終都取決於電路板上的幾個關鍵選擇。工程師常常會在一些容易被忽略的地方造成能量損耗：例如，穩壓器漏電、外設時脈頻率過低、喚醒源觸發過於頻繁等等。

解決方案涉及晶片特性、電路板佈局和韌體。單一晶片無法解決問題。需要對這三個層面進行MCU控制。

低功耗微控制器是指在睡眠和活動模式下均採用低電流設計的裝置。電源管理是指透過控制、調節和排序電源及時脈訊號，使其與實際需求相符。

關鍵要點

首先測量一下你自己的電路板的耗電量。找出耗電量最大的零件，並優先修復它。
使用睡眠模式並關閉不需要的周邊設備。盡可能讓CPU進入睡眠狀態以節省電力。
為每個電源軌選擇合適的穩壓器。對於電壓降較大的元件，使用直流-直流轉換器；對於對雜訊敏感的元件，使用低壓差線性穩壓器 (LDO)。
選擇MCU時，請查看其測量電流和喚醒時間。使其功能與您實際使用的佔空比相符。
設計電路板時，要注重佈局和散熱。保持晶振走線短，並使用完整的接地層。

低功耗微控制器的特點是什麼？

定義低功耗微控制器

低功耗微控制器的設計概念是在所有狀態下盡可能降低電流消耗，而不僅僅是在CPU運作時。單憑「低功耗」這個標籤意義不大。判斷一款微控制器是否真正低功耗，應該看它在每種模式下保持開啟的功能以及退出該模式所需的功耗。

睡眠模式很大程度上決定了這種行為。典型的睡眠模式如下圖所示：

睡眠：CPU 和大多數週邊設備關閉，但暫存器和記憶體保持運行，外部中斷或看門狗重設會喚醒設備。
空閒狀態：CPU 時鐘停止，但周邊設備繼續運行，因此該部件仍會對事件做出反應。
深度睡眠：大部分內部電路關閉，只有看門狗和外部事件偵測保持活動。

一些低功耗微控制器在睡眠期間會添加使用者可選的穩壓器設定。較低的功耗設定意味著更長的喚醒時間。「週邊模組停用」功能可讓您關閉未使用的模組，進一步節省電力。

評估的關鍵特徵

比較低功耗微控制器時，應以實測電流為準，而非模式名稱。穿戴式計時裝置在即時時鐘 (RTC) 運作時，功耗可接近 0.3 µA，某些待機模式甚至可達 0.1 µA。安全設備的睡眠模式耗電量也可達 0.1 µA，若 RTC 處於作用中狀態，則耗電量為 0.2 µA。

公制	它告訴你什麼
有功功率	CPU 執行時每 MHz 的電流
待機電流	即使設備幾乎完全關閉，仍然發生洩漏
起床時間	時脈穩定和穩壓器斜坡延遲
保留成本	SRAM 在睡眠期間保持啟動狀態

每次喚醒週期的能耗與睡眠電流同樣重要。類比電路的穩定時間可能需要幾毫秒。漏電決定了電池壽命的下限，溫度每升高 10°C，漏電量大約會翻倍，因此請在極端溫度下檢查系統總漏電量。為了公平地比較不同廠商的產品，請使用 ULPMark-CP 測試深度睡眠能耗，並使用 ULPMark-PP 測試週邊影響。選擇喚醒來源和延遲符合您佔空比要求的低功耗 MCU。

電力消耗基礎知識

動態功率與靜態功率

動態功耗是指訊號切換時消耗的能量。每個時脈沿著都會對閘極和導線中的電容進行充電和放電。動態耗電量隨電容增加、電源電壓平方和頻率增加而增加。您可以透過設定時脈頻率、電源電壓以及晶片的有效工作區域來控制這三個參數。

靜態功耗是指在沒有裝置切換時流過的電流。它來自於晶片上每個電晶體的漏電流。這部分功耗與時脈頻率無關。只要電源軌保持開啟狀態，它就會一直存在，因此它決定了所有微控制器的最低待機電流。

頻率、電壓和漏電流縮放

漏電流的縮放取決於製程以及電源電壓與閾值電壓的比值。信號活動無關緊要。漏電流的大小受多種因素影響：

亞閾值洩漏與柵極源電壓和閾值電壓呈指數關係。
電晶體的寬長比和製程參數決定了絕對水平。
提高閾值電壓或降低電源電壓可以減少漏電，但會降低開關速度。
洩漏量隨溫度升高而增加，因此高溫角落可能會佔據你最糟糕的預算。

在先進製程節點中，漏電流約佔功率損耗的 40% 至 60%。高介電常數閘極介質和體偏壓有助於將其降低到 100 pA/µm 以下。

22nm FD-SOI 等先進節點支援亞閾值操作，但亞閾值操作會使晶片對溫度變化更加敏感，因此應在 -40°C 至 85°C 的範圍內檢查效能。

對於低功耗MCU，應先調整頻率，再調整電壓。在實際佔空比下（而非峰值佔空比下）檢查MCU的功耗。在自己的電路板上測量每個睡眠狀態下的功耗。即使低功耗MCU的漏電性能良好，如果韌體始終不讓其進入睡眠狀態，仍然會造成功耗浪費。

低功耗MCU架構

睡眠模式、時鐘門控和電源域

睡眠模式是能耗預算的最低點。通常情況下，隨著模式等級的降低，電流消耗也會大幅下降。睡眠模式的電流約為 2–5 mA，停止模式約 20–100 µA，待機模式約 1–5 µA。喚醒源決定了晶片的喚醒頻率。 GPIO 邊緣、即時時脈 (RTC)、類比比較器和類比數位轉換器 (ADC) 閾值都可以喚醒晶片。請選擇應用程式能夠承受的最低觸發頻率。

時脈門控會停止空閒模組的時脈訊號，而電源域劃分則會切斷晶片上某些區域的電源。這些晶片級電源域與電路板上的電源軌相對應。從未使用過的電源域應該完全斷電。這種映射關係是微控制器電源管理的核心。

分組長條圖比較了有 RTOS 和無 RTOS 時睡眠、停止和待機模式的電流消耗（單位：毫安培）。

韌體在進行頻率調整時，應先降低頻率，再降低電壓。頻率調整是即時且安全的。電壓調整則需要一個穩定的穩壓器和一定的穩定延遲。在您建立的每個低功耗MCU架構中，都應遵循此順序。

定時器、類比數位轉換器和片上直流-直流轉換器

低功耗微控制器架構依賴於無需 CPU 即可運作的周邊。配備低功耗定時器的低功耗微控制器可以以較長的間隔喚醒，而讓核心保持深度睡眠狀態。 ADC 透過與硬體閾值進行比較來輔助實現這一目標。這樣，核心僅在實際發生事件時才會被喚醒。這縮短了活動時間，並在系統層面上降低了 MCU 的功耗。

片上DC-DC轉換器改變了這種權衡。它在寬輸入範圍內保持效率，並降低發熱量。整合式轉換器的低功耗MCU在深度睡眠電流方面通常優於基於LDO的電源軌。在決定購買之前，請務必檢查轉換器的靜態電流。低功耗MCU的性能取決於其電源的性能。

將MCU視為微控制器電源管理的核心。按需控制每個週邊電源軌。在您自己的電路板上測量每種模式下的睡眠電流。低功耗MCU架構會充分利用這種設計原則。從不進入睡眠狀態的低功耗MCU會浪費其晶片資源。深度睡眠是韌體的設置，而非數據手冊中的功能。深度睡眠電流取決於您啟用了哪些功能。只有當所有未使用的模組都關閉時，深度睡眠才能真正發揮作用。

為什麼電源對物聯網和電池設備至關重要

電池壽命和能量預算

電池供電設備依靠其能源預算來維持工作。首先要計算電池中的毫安培時數，然後將其指派給產品執行的每項任務。睡眠電流、喚醒能量、無線電脈衝和感測器穩定等都消耗同一筆電量。任何一項被忽略的負載都可能導致總電量耗盡。

預算應基於實測數據，而非估算值。在您自己的電路板上分析每種狀態的功耗。然後將每種狀態的電流乘以設備在該狀態下停留的時間。總和即為實際電池續航力。如果結果低於預期，請先找出最大項。在大多數設計中，閒置外設消耗的能量比活躍計算消耗的能量更多。

熱穩定性和可靠性考慮因素

半導體中的電阻會產生熱量，其大小與電流和開關頻率成正比。更高的時脈頻率和更高的整合度會加劇這種情況。結溫是關鍵參數。矽元件的額定最大結溫通常為 85°C 至 150°C，視等級而定。超過這些限制會加速老化，導致電遷移、熱循環應力和金屬化層退化。

封裝熱阻（QFN 和 BGA 封裝通常為 20°C/W 至 60°C/W）會在晶片和環境溫度之間形成溫差。 CPU 核心、PLL 和電源管理單元等局部熱點的溫度可能比晶片平均溫度高出 20-30°C。根據阿倫尼烏斯方程，工作溫度每升高 10°C，裝置的預期壽命可能減半。

您可以透過多種方式降低發熱量並延長使用壽命：

在相同封裝條件下，選擇熱阻較低的裝置。
改良散熱器或採用主動冷卻方式。
降低開關頻率以減少動態損耗。

根據負載曲線得出的 70 K 的溫度波動，允許晶片溫度限制為 125°C 時，散熱器最高溫度為 55°C。

請對照這些限制檢查每條輸出軌的功率需求。在成本允許的情況下，採用留有餘裕的保守散熱設計優於過於嚴格的設計。

實踐中的電源管理和能源效率

縮短活動時間的韌體技術

時間就是你最大的槓桿。減少系統主動處理的時間，讓系統多進入睡眠狀態，就能降低整個系統的耗電量。 MCU 標稱的睡眠電流決定了系統的最低功耗。韌體如何調度任務則決定了系統實際功耗的上限。

一個可穿戴感測器程式清楚地展示了這一點。主循環忙於等待 I2C 事務，而不是進入 WFI 指令（Cortex-M 指令，用於暫停 CPU 時脈直到下一次中斷）。之後的所有修復——感測器時序、時脈樹、eMMC 時脈頻率——都受限於此決定。輪詢循環會消耗 200 µA 到 3 mA 的電流。中斷驅動喚醒則消除了此開銷。

韌體技術	典型節省	功夫
正確的睡眠循環，無旋轉	500 µA – 2 mA	低
無線電佔空比循環	平均電流 50–800 µA	媒材
透過負載開關進行外圍電源門控	7–800 µA	媒材
睡眠時SPI腳位狀態（驅動低）	10–30 µA	低
中斷驅動喚醒，無需輪詢	200 µA – 3 mA	媒材
SPIM DMA + PPI 捷徑	50–200 µA	高
直流/直流穩壓器使能	20–50 µA 活性	低
時鐘來源選擇	0.1–0.9 µA	低

在 nRF52840 上，CPU 關閉時系統開啟的功耗約為 1.5 µA（加上週邊功耗），喚醒時間約為 6 µs。系統關閉時功耗約 0.4 µA，但需要冷啟動，每次喚醒耗時約 20 ms 和 6 mA·ms。在實際事件發生率下，系統開啟模式更勝一籌。

謹慎選擇深度睡眠狀態。只有當所有未使用的模組都關閉時，深度睡眠才能真正發揮作用。選擇中斷時喚醒或批次處理資料的數位感測器。避免持續取樣ADC，這會強制MCU保持活動狀態。使用事件驅動觸發，以便外設和顯示器僅在需要時才開啟。這些電源優化技術無需新增硬體即可提高能源效率。

外圍和軌道閘門策略

將微控制器視為智慧電源控制中心。建構一個電源控制機制，使數據機、顯示器、ADC 和感測器在空閒時自動關閉。在對電源軌進行門控之前，請考慮上電時間和突波電流。某些負載無法承受完整的電源循環。

當兩個電壓域能夠真正節省成本時，採用軌門控技術是值得的。作為回報，你需要額外一個轉換器和電平轉換器。優先選擇開關式 DC-DC 轉換器而非 LDO，因為線性穩壓器會將電壓降轉換為熱。不使用時關閉內部 MCU 模組，並透過程式碼動態驅動它們。

優先考慮週邊而非MCU。如果電路板功耗約為500mA，而MCU功耗約為10mA，那麼優化MCU帶來的提升微乎其微。應改為對大負載進行門控。對於能量擷取設計，穩壓器中納安級的靜態電流可確保在事件發生間隙電源軌保持工作狀態。使用性能分析儀測量每個階段，而不是進行估算。這種嚴謹的做法可以確保電池壽命和電源效率在各個版本中都能得到保障。

微控制器板級電源設計

LDO 與 DC-DC 的權衡

在韌體運作之前，您選擇的穩壓器將決定您的效率、發熱量和雜訊。請針對對您的導軌至關重要的幾個方面，比較這兩個選項。

尺寸	DC-DC轉換器	LDO穩壓器
效率	通常為80–95％	通常為50–70％
發熱	降低	更高
輸出雜訊	更高（開關漣波+電磁幹擾）	非常低，幾乎沒有波動
外部組件	若干（電感器、電容器、開關元件）	少數
靜態電流	有時更高	通常非常低
最佳使用	大電流系統，電壓降大	射頻、類比和雜訊敏感型軌道

LDO損耗會隨著壓降和負載電流的增加而增加。 5V轉3.3V、100mA電流的線路損耗為0.17W，很容易處理。而12V轉3.3V、500mA電流的線路損耗則高達4.35W，發熱量過大。因此，隨著壓力降和電流的增加，應選擇DC-DC轉換器。

噪音決定一切。開關紋波會降低ADC精度，高頻諧波會降低射頻靈敏度，而開關尖峰則會在音訊路徑中產生可聽見的嘶嘶聲。常見的配置是：電池或12V電源輸入到DC-DC大容量降壓器，然後透過LDO進行雜訊抑制，最後連接到射頻、ADC和感測器電源軌。一個工作在5V至3.3V電源軌上的高精度24位元ADC需要LDO，因為10-30mV的降壓漣波會淹沒微伏特訊號。一個工作在12-14V至5V、電流1.5A的汽車級電源軌也需要降壓器，因為LDO會浪費約13.5W的功率。一個工作在9V至3.3V、電流為300mA的物聯網射頻收發器，最佳方案是使用混合電路：先降壓至3.6V，再透過LDO降至3.3V，這樣只會浪費0.09W的功率。

軌道排序、解耦和噪聲

去耦可以確保負載瞬變發生時電壓保持穩定。將儲能電容器盡可能靠近引起瞬變的電路放置。這種局部供電方式可以縮小電流環路面積並降低寄生電感。

請遵循以下放置規則：

將每個電容器安裝在其 VDD–VSS 引腳對旁邊，並保持迴路較小。
將一個 0.1 µF 高頻電容器與一個附近的 4.7 µF 或 10 µF 大容量電容器配對使用。
每個電源引腳使用一個電容器，並且不要在距離較遠的引腳之間共用電容器。
將一端連接到 VDD 走線，另一端直接穿過過孔連接到接地平面。

使用連續的接地線和電源層，以確保回流路徑保持低阻抗。在VDD線路上添加鐵氧體磁珠或小電阻，形成RC或LC濾波器。在混合訊號電路板中，將類比地和數位地連接在同一點，並分別對AVDD進行濾波。

儘早檢查欠壓和復位行為。重設監控器必須將MCU保持在重設狀態，直到電源軌穩定為止；此外，離開電路板的GPIO線路需要串聯電阻和箝位二極體。

這些步驟可保護啟動期間的 MCU 控制，並保持微控制器電源管理在不同版本之間可預測。

佈局、散熱和可製造性設計考量

晶體、時鐘和接地平面佈局

將晶振盡可能靠近微控制器放置，但請考慮封裝的限制。短走線可以降低噪聲，保持訊號純淨。走線時要保持平衡，因為長度不均會導致振盪不穩定性。不要在晶振走線上設置過孔，因為額外的電感會影響時序精度。使用與晶振規格相符的負載電容，並將其連接到低阻抗接地。

過長的走線會增加不必要的電感和電容。它們會改變晶體所承受的負載，並使振盪器更容易受到電磁幹擾 (EMI) 的影響。應將晶體走線遠離高速開關訊號和電源線。耦合進來的噪聲會增加抖動，加劇相位噪聲，甚至可能導致無法可靠啟動。保護環和局部銅箔可以提高抗干擾能力，但引腳附近過多的銅箔會增加雜散電容。應平衡屏蔽和負載，並遵循晶體製造商關於電容值、驅動電平和啟動裕量的建議。

接地層策略為這一切提供了支援。在MCU下方使用一個連續的接地層，並保持回流電流較短。單獨對ADC參考電壓進行濾波，因為參考電壓雜訊會直接反映在讀數中。

熱設計和製造的權衡

高溫會縮短裝置壽命。結溫是導致裝置老化的主要因素，而額定工作溫度為 85°C 至 150°C 的封裝，在高溫範圍內幾乎沒有安全餘裕。 QFN 和 BGA 封裝的熱阻為 20°C/W 至 60°C/W，決定了晶片與環境之間的溫度梯度。銅箔位於裝置下方，導熱孔則將熱量傳遞到內部各層。在最終確定封裝結構之前，請務必檢查每個封裝層是否符合這些限制條件。

DFM（可製造性設計）的限制條件決定了最終的選擇。細走線雖然節省空間，但會增加電阻和發熱量。焊盤內過孔可提升散熱性能，但會增加製造成本。面板使用量和層數會影響成本，因此務必儘早確認晶圓廠的最小鑽孔間距、環形焊盤間距和阻焊層間距。忽略這些規則的版面最終會被退回重做。將散熱和 DFM 結合起來審查，電源設計才能經受測試台和生產線的考驗。

選擇合適的MCU

標準與權衡

首先，從你實際測量的電流值開始，而不是模式名稱。將工作電流除以MHz，這樣才能公平地比較各個零件。查看睡眠電流，因為它決定了電池在空閒狀態下的續航時間。然後，確保快閃記憶體和RAM能夠容納你的韌體、安全庫和OTA鏡像。

標準	為何重要	典型的低功耗物聯網範圍
電流	控制計算突發期間的能量消耗。	約 30–120 µA/MHz
睡眠/待機電流	設定待機電池續航時間	約 50 nA – 5 µA
閃	包含韌體、安全、OTA	約 64 KB – 1 MB
內存	快取感測器資料和加密區塊	約 8 KB – 256 KB
整合無線電	切割外部零件和洩漏路徑	BLE/Sub-GHz/Wi-Fi SoC

權衡速度和電池續航時間。更高的時脈頻率可以更快地完成運算，但同時也會消耗更多電流。短時間的運算後緊接著深度睡眠通常能使總能耗保持在最低水平。此外，還要考慮成本和整合度。獨立的微控制器加上外部無線電模組可以降低單價，但會增加電路板漏電和穩壓器損耗。整合式系統單晶片 (SoC) 可以簡化佈局並提高電源完整性，但晶片成本更高。

MCU功率的未來發展趨勢

工藝進步和整合功率轉換

晶片製造商不斷縮小矽製程節點，每一步都降低了核心開關所需的電壓。電壓的降低雖然減少了動態功耗，但漏電功耗在總功耗中所佔的比例卻越來越大。設計人員透過體偏壓、高介電常數材料以及更精細的功率域劃分來應對這一問題。預計未來的晶片將提供更多的功率域，而不是更少，因此在規劃電源軌預算時要預留一些餘裕。

整合是另一項重大變革。現在，廠商將降壓轉換器和低壓差線性穩壓器 (LDO) 整合到與核心相同的晶片上。最近推出的一款 32 位元 ARM Cortex-M0 處理器，在 1.8–3.3V 的工作電壓下，運作頻率為 24MHz，CoreMark 測試中每兆赫茲功耗僅為 18µA。在維持實時時鐘 (RTC) 和 8kB SRAM 運作的情況下，其深度睡眠電流僅為 340nA。片上整合的電感式降壓轉換器、LDO 和 1MHz 低功耗模式使這一切成為可能。由於轉換器與內核電壓匹配，而不是將電壓差轉化為熱量消耗掉，因此能效更高。

能量收集和超低功耗運行

能量採集技術正從實驗室展示走向智慧標籤和感測器。雙源設計現在將射頻與光伏電池結合，因此即使其中一個電源減弱，標籤也能繼續工作。配套的電源管理積體電路 (PMIC) 負責能量採集的前端處理。供應商提供適用於光伏、射頻、振動、熱和雙源輸入的裝置，以及混合低功率至高功率版本。

將 MCU 視為該條已擷取訊號的電源軌的監控器。低功耗 MCU應在比較器或定時器觸發時喚醒，讀取一次資料後返回深度睡眠。上表中的低功耗 MCU 在深度睡眠狀態下保持 8 kB SRAM 的啟動狀態，從而避免每次事件發生時都進行冷啟動。這種做法可以延長仍使用電池的產品的電池壽命。選擇一款具有寬供電範圍和真正 1 MHz 模式的低功耗 MCU。然後測量每條電源軌的靜態電流，因為採集訊號後不會產生任何剩餘電量。

首先測量功耗。然後依序運用架構、韌體方法、板級設計和智慧型MCU選型。每一層都建立在先前收集的資料之上。

優秀的電源設計需要反覆迭代，涵蓋晶片、電路板和軟體層面。單靠一種晶片選擇無法實現，單次迭代也無法完成設計。隨著測量精度的提高，MCU 控制也會不斷改進。

現在就開始。分析目前設計，找出耗電量最大的組件。先解決這個問題，然後再進行測量。牢記可製造性設計 (DFM) 和製造流程的權衡取捨，你的微控制器就能達到預期的電池續航目標。

常見問題

如何測量我自己的電路板上的實際睡眠電流？

測量時應在電源軌處進行，而不是在工作台電源。切斷到 MCU 的走線，並插入電流分流器或跳線連接電流表。讓韌體進入每個睡眠模式，並記錄幾分鐘的電流。減去穩壓器的靜態電流。數據手冊中的數值通常與你的電路板上的數值不符。

什麼時候應該選擇低壓差線性穩壓器（LDO）而不是直流-直流轉換器？

對於雜訊敏感型電源軌，例如ADC基準電壓源、射頻前端和類比感測器，應選擇LDO 。當電壓降和負載電流較大時，應選擇DC-DC轉換器。混合轉換器效果不錯：先將電壓降至接近目標值，再用LDO進行濾波。這樣可以降低發熱量並控制雜訊。

對於電池供電設備，我應該選擇哪種喚醒方式？

選擇應用能夠容忍的最慢觸發頻率。 GPIO 邊緣喚醒速度最快，但觸發頻率較高。 RTC 警報、類比比較器或 ADC 閾值喚醒頻率較低，因此更節能。將喚醒來源與實際事件發生率相匹配，然後測量每個喚醒週期的能耗。

如何判斷數據手冊中宣稱的低功耗效能如何？

忽略模式名稱，直接比較活動模式下每MHz的實測電流。檢查待機電流、喚醒延遲和SRAM資料保持開銷。如果廠商公佈了ULPMark-CP和ULPMark-PP測試結果，請執行測試。然後在您自己的電路板上，在極端溫度條件下驗證這些數據。優秀的MCU的真正價值體現在您的電路測試中，而非紙面上。

高效率的電源設計需要耐心。首先進行性能分析，找出並解決耗電最大的問題，然後再次測量。每一次迭代都能讓你的產品更接近其電池續航力目標。

MCU控制和電源管理實用指南

關鍵要點