工業物聯網產品能否成功，取決於兩個板級選擇。首先是針對低功耗藍牙通訊精心設計的無線電佔空比和睡眠模式。其次是能夠在惡劣環境下穩定運作的介面設計，包括天線、電源和數位I/O介面。
風險不容小覷。你需要續航數年且在擁擠的 2.4 GHz 頻譜中表現穩定的電池。此外，你還需要一種能夠大量生產且製造工藝精良的設計。一個不合理的接地層或一個噪音較大的電源軌都可能在首批產品交付之前，就讓你的電池續航優勢付諸東流。
本文提供實用的PCB和PCBA指導：元件選擇、佈局規則和DFM權衡。這裡不會介紹通用的BLE理論，只有您可以在下一塊電路板上使用的實用建議。
關鍵要點
選擇較長的廣告投放時段以節省電池電量。
利用睡眠模式並將感測器讀數分組，以降低功耗。
選擇已經通過認證的BLE模組，以避免無線射頻認證的費用。
將天線放置在電路板邊緣，並保持接地平面完整。
檢查實際電路板上的睡眠電流，以發現隱藏的功耗。
低功耗藍牙通訊策略
低功耗藍牙技術大部分時間都保持無線電模組關閉。設備喚醒後會發送短暫的訊號脈衝，然後再次進入睡眠狀態。您目前的預算直接取決於這個佔空比。即使無線電模組在幾百微秒內消耗數十毫安培的電流，只要合理安排，平均功耗仍只有幾微安培。
廣告和連線參數
首先來看廣播間隔。 BLE規範以0.625毫秒為單位衡量廣播間隔，無連線廣播的間隔範圍為100毫秒至10.24秒。更長的間隔會大幅降低平均電流：
廣告間隔 | 平均電流消耗 |
|---|---|
100毫秒 | 約81.0微安 |
1小號 | 約9.4微安 |
10小號 | 約2.3微安 |
廣告投放期間的電流消耗約為 10.9 mA。在最短的 20 ms 間隔內，廣告投放期間的總平均電流約為 2.3 mA。
連接參數同樣重要。您可以將連線間隔調整到 7.5 毫秒到 4 秒之間。自適應連接間隔可讓您在延遲和電流之間進行權衡。從設備延遲為您提供了另一個控制點：
連接間隔為 75 毫秒時，將從屬延遲值變更為 5 可以將平均電流消耗從230 µA 降至 140 µA（節省 40%）。
短間隔高延遲的設計兼顧了兩者的優勢。週邊在沒有資料時會跳過連線事件，但當資料準備好時，它會在下一個事件中立即傳送資料。這就是動態連線管理的實際應用，也是低功耗藍牙通訊的核心。
睡眠模式和低功耗
睡眠電流決定了最低功耗。 BLE SoC 在深度睡眠狀態下的功耗遠低於待機狀態，因此應選擇盡可能低的睡眠狀態，並在活動結束後立即進入該狀態。韌體調度決定了喚醒頻率。頻繁喚醒會增加設定開銷，從而佔據大部分能耗。建議每次喚醒處理一批樣本。一項研究將心電圖樣本緩衝在感測器 FIFO 中，透過中斷喚醒 MCU，透過 SPI 讀取數據，傳輸數據，然後返回系統關閉狀態。將 FIFO 閾值提高到最大值可將 MCU 功耗降低至約 0.5 mW。將電源控制集中在一個韌體模組中，以便各個組件可以請求和釋放效能等級。這種低功耗架構正是實現板級低功耗的關鍵。
酬載效率
發送更少但更大的資料包。更大的 ATT MTU 可將吞吐量提高約 15%，並略微降低功耗，因為所需的傳輸次數減少了。資料長度擴展可縮短有效發送和接收時間。優先選擇通知而非指示：
通知比指示更可取，因為指示需要往返確認才能發送另一則訊息。
寫入命令的工作方式相同。它們是異步的，可以在一次連接事件內連續執行。寫入請求是同步的，通常每隔一到兩次事件才允許執行一次操作。避免往返通訊是提高能源效率最簡單的方法，並且可以減輕 BLE 協定堆疊的負擔。
BLE SoC 和模組選擇
首先，你需要選擇無線電模組本身。你可以圍繞一個獨立的SoC構建，也可以使用已經過認證的模組。不同的方案會影響你所需的射頻佈局工作量、認證難度以及可製造性設計（DFM）風險。
藍牙低功耗SoC與模組
預先認證模組包含已調諧和測試完畢的無線電模組、晶體振盪器和天線，您可以將其視為整體組件。而獨立的SoC則將射頻前端整合到您自己的電路板上。您需要自行負責匹配網路、天線測試以及FCC和CE認證文件。
成本差距巨大。單獨的BLE設計成本，包括開發、製造、無線射頻認證和測試，可能在100,000萬到200,000萬美元之間。而預認證模組則省去了射頻認證的時間和成本，可以在幾天到幾週內整合到設計中。
公制 | 預先認證的BLE模組 | 分立式SoC設計 |
|---|---|---|
認證所有權 | 包含（通常） | 你擁有100%的所有權 |
是時候推出第一個工作原型了 | 天到週 | 個月 |
因未通過 FCC 測試而受到處罰 | 已避免（預先認證） | 10萬至30萬美元的重考費用 + 6至12週的行程延誤 |
射頻佈局、調諧、天線特性分析、FCC/CE認證 | 無需預約（無需預約） | 預算 2-3 個月 |
產量適中且交貨期至關重要時，選擇模組化晶片。產量大、單位成本是主要考慮因素且團隊擁有射頻測試設備時，選擇獨立的SoC晶片。
主要選擇標準
睡眠電流決定了電池續航力的下限。基於 EFR32BG21 SoC 的 BLE 模組在深度睡眠狀態下（RTC 處於啟動狀態且記憶體保持運作）的電流約為4.5 µA。在選擇其他任何功能之前，請務必將此數值納入您的電源預算。
喚醒延遲也很重要。廠商經常宣傳快速喚醒和多層次節能模式，但許多數據手冊卻不提供具體的延遲數值。務必索取實測的喚醒時間，然後在自己的電路板上進行驗證。
檢查晶體要求和裝置提供的低功耗模式。外置功率放大器/低雜訊放大器可以增加傳輸距離，但會消耗更多電流。您的低功耗架構設計必須同時考慮這兩個面向。
藍牙低功耗版本支援決定了其在工業領域的適用性。 Core 5.0新增了 LE 2M 和 LE 編碼 PHY，以擴大傳輸距離。 Core 5.2 新增了 LE 功率控制和同步通道功能。 Core 5.3 新增了 LE 連接子額定值功能，以實現快速佔空比切換。請根據您的感測器網路選擇合適的版本，而不是僅根據數據手冊中的標題。
射頻佈局和天線設計
天線是 BLE 設計中韌體無法修復的部分。在進行任何調諧之前，天線的放置位置以及接地平面是否保持完整，決定了鏈路預算。
天線放置與射頻禁入
將天線放置在電路板邊緣，並確保禁區超出電路板輪廓。請嚴格按照模組資料手冊中的禁區尺寸進行操作，因為饋電區域非常敏感。如果禁區被破壞，鏈路預算將會下降。確保連接到天線連接器的任何 50 歐姆射頻走線下方的接地層完全暢通。避免連接器切口或過孔造成的縫隙或空隙，因為它們會導致阻抗不連續。請勿將訊號走線穿過 BLE 模組下方的接地層。
使用高密度過孔連接射頻接地層。在天線禁入區域周圍以及射頻接地層邊緣，過孔間距應為 2–3 毫米。接地過孔間距應至少為 λ/10，在 2.4 GHz 頻率下約為 6 毫米。
頻率（GHz） | 波長（厘米） | 建議間距為（λ/10） |
|---|---|---|
2.4 | 〜12.5 | ~6 mm |
2.5 | 12 | 6 mm |
網路和時鐘位置的匹配
在最終外殼內調整匹配網路。外殼材質對調諧效果影響很大，金屬導電性強，因此影響特別顯著。即使是低金屬塗料也會產生很大影響。附近的金屬物體和印刷電路板會產生電流，如同小型散熱器，從而降低匹配度和增益模式。
在封閉空間內，電磁場會與周圍材料相互作用，其累積方式與自由空間中的電磁場不同。這種相互作用會改變天線上的電流分佈，進而改變其阻抗。由於阻抗會隨著周圍材料的距離、電特性和尺寸而變化，因此必須在最終的封閉空間內調諧天線。否則，原本良好的設計可能會在實際應用中被破壞。
製造商推薦的匹配電路在實際應用中經常失效。這些電路是在特定尺寸的PCB板上進行自由空間測試的，因此需要重新調整。
若要設定時鐘，請依照下列步驟操作：
將晶體振盪器盡可能靠近時脈輸入接腳放置。
在振盪器區域下方提供堅實的接地平面，並遵循製造商的參考焊盤佈局。
將數位開關電路和大電流電路遠離振盪器。
將天線饋線與高頻振盪器隔離，以防止耦合。
在 VCO/PLL 本機振盪器中加入低 ESR 去耦電容器。
保持射頻走線短，並用接地銅箔和間距小於 1/20 λ 的縫合過孔將同一層的射頻走線包圍起來。接地銅箔邊緣與射頻走線保持 2W（或 3H）的距離。射頻走線與附近接地層邊緣之間至少保持 3W 的距離，且該區域內不得有非接地過孔。切勿將高速時脈或開關電源訊號平行於射頻走線佈線，因為即使沒有直接連接，場耦合也會降低射頻訊號品質。
電源完整性和 BLE 電源效率
純淨的電源可以保護您的 BLE 無線電模組及其參考時鐘。電源軌上的雜訊會導致時脈偏移、電流增大，並降低 BLE 的功率效率。請將去耦視為佈局設計的一部分，而不是物料清單上的事後考慮。
解耦和電源軌噪聲
在BLE設備的每個電源引腳附近放置一個小的陶瓷電容。盡可能縮短引腳到電容再到地的路徑。在穩壓器輸出端附近增加一個大容量電容，用於吸收發射脈衝期間的負載階躍。電源走線應盡可能短而寬，並避免與開關穩壓器或馬達驅動器共用。
對參考時鐘電源進行單獨濾波。磁珠和局部電容可防止數位雜訊幹擾振盪器電路。這簡單的步驟有助於實現超低功耗，因為穩定的時脈訊號可以讓晶片更長時間地保持深度睡眠狀態。良好的電源效率始於穩定的電源軌。
測量睡眠和覺醒電流
無法測量就無法改進。使用 Nordic PPK2（功率分析套件 II）作為標準測量工具。在nRF52840-DK上，切斷 P22 (SB40) 上的焊橋。將 PPK2 設定為電流表模式，並連接到該跳線兩端。
州 | 預期電流 |
|---|---|
已啟動（透過 UART 列印） | 5-8毫安 |
掛起至空閒狀態（UART 掛起） | 約1.5微安 |
待機（系統關閉） | 約0.3微安 |
兩個棋盤陷阱會破壞你的讀棋：
J-Link調試器會使晶片保持喚醒狀態，因為調試接口會阻止晶片進入深度睡眠狀態。測量時，請斷開調試器連接或使用電池為電路板供電。
如果 UART 週邊裝置沒有被掛起，它會持續發射時鐘，從而阻止微安培級電流的讀取。這是人們認為 Zephyr PM「不起作用」的主要原因。
只有當所有周邊設備、調試路徑和漏電組件都真正關閉時，才會出現微安培級的待機電流。
電路板漏電也很重要。電阻分壓器、未使用接腳上的上拉電阻以及二極體的反向漏電都會造成漏電。在僅憑紙面設計就相信低功耗架構之前，請務必檢查每條接地路徑。
電池和穩壓器的選擇決定了性能的底線。選擇靜態電流低的穩壓器，並根據您的工作溫度範圍選擇合適的電池類型。韌體中的動態功率控制固然有所幫助，但硬體預算才是最終決定因素。這種低功耗無線技術只有在電路板本身保持靜音運作的情況下才能達到長續航力。在電源軌上應用晶片級能效優化，才能確保在實際應用上保持較高的能源效率。
介面設計和感測器集成
藍牙低功耗 (BLE) 無線電模組的效能取決於其所連接的匯流排。雜訊較大的感測器線路或過長的 I2C 匯流排都可能在無線電模組傳送資料之前就損壞資料。請根據實際距離和負載設計每個介面。
SPI、I2C 和 UART 介面
根據應用需求選擇合適的匯流排。 SPI 匯流排通常位於同一塊 PCB 板上，彼此間距一般約在 10 公分左右。主機控制時鐘，因此本地鏈路開銷低、吞吐量高。 SPI 沒有內建仲裁機制，也沒有尋址功能。每個從設備都需要單獨的片選線。
I2C 是一種雙線匯流排，採用軟體尋址和真正的多控制器仲裁。標準模式的傳輸速率為 100 kbit/s，快速模式為 400 kbit/s，快速增強模式為 1 Mbit/s，高速模式為 3.4 Mbit/s。根據 NXP 規範，總線負載應保持在約 400 pF 的電容限制範圍內。中繼器、緩衝器和擴展器可以將 I2C 的傳輸距離擴展到數十米，但應將其視為計劃內的擴展，而非預設設定。
公交車 | 典型最大匯流排長度 | 仲裁/拓撲 |
|---|---|---|
SPI | 通常局限於單一PCB板（約10公分） | 1 個主控單元/多個從控單元，每個從控單元都有獨立的 CS；無內建仲裁機制 |
I2C | 約1公尺（標準） | 多點匯流排，1 個主設備/多個從設備；支援多控制器仲裁 |
UART | 短且與實現相關的 (TTL) | 點對點比賽；無仲裁 |
UART 是點對點通信，沒有仲裁機制。原始的 3.3V TTL 訊號適用於短距離本地傳輸。如果需要更遠的傳輸距離，可以增加 RS-232、RS-422 或 RS-485 收發器。 TI 的 RS-485 數據顯示，根據數據速率和收發器的不同，測試距離可達 50 米、100 米、150 米、200 米，甚至最遠可達 1000 米。如果感測器和 BLE SoC 使用不同的電源軌，則需要添加電平轉換電路。上拉電阻的規格應根據總線電容確定，而不是經驗。
電磁幹擾/電磁相容性及感測器集成
直流-直流轉換器是工業設備中電磁雜訊的主要來源。電纜和金屬外殼就像無意的天線，會將噪音向外傳播。首先要從轉換器消除噪音輻射，然後阻止噪音通過電纜和外殼擴散。
在 DC-DC 轉換器的 DC 輸出線中插入扼流圈雜訊濾波器，可使機器人運作期間的最小 LTE 接收器靈敏度提高約11 dB。
此濾波器透過其阻抗將高頻轉換器雜訊反饋到轉換器中。一個尺寸為 1.6 × 0.8 × 0.8 mm、額定電流為 1.3 A 的小型電感器即可完成這項工作。鐵氧體磁珠也是不錯的選擇，取決於所需的雜訊抑制能力和電流疊加特性。
在感測器訊號到達 BLE 協定堆疊之前對其進行淨化。類比前端會根據每個感測器的輸出進行訊號調理。整合訊號處理將放大、濾波、轉換、溫度補償和數位處理整合到一個 IC 中，從而縮短了易受雜訊幹擾的離散路徑。處理流程為：放大、濾波、轉換、校準，然後透過 SPI、I2C 或低功耗藍牙傳輸。
軟體方面，每個總線上只保留一個 API 層。對於逾時和匯流排故障，傳回清晰的錯誤代碼。在將資料傳遞給 BLE 協定堆疊之前，檢查有效載荷長度。由於僅靠 BLE 鏈路加密無法保護雲端路徑，因此需要對感測器資料應用應用層安全措施。
堆疊、材料和麵向製造的設計之間的權衡
疊層結構與材料選擇
您的疊層結構決定了 BLE 無線電的效能以及電路板的成本。與共用接地走線的單層設計相比，具有獨立電源層和接地層的四層電路板可降低高達 15% 的功率損耗。這種效能提升有助於您在不更改韌體的情況下降低功耗。單層電路板成本更低，但無法為 BLE 設計提供乾淨的射頻參考平面。
選擇介質材料時，應考慮其損耗和價格。標準 FR-4 媒體適用於大多數 2.4 GHz BLE 電路板。低損耗材料僅在走線較長或裕量較小時才有用。射頻層應緊鄰完整的接地層，並確保天線饋電下方的接地層完整無損。
DFM約束與設計檢查清單
遵循製造商規定的最小走線寬度和間距。電源走線應保持短而寬，電流不超過 1 A 時，走線寬度為 10–15 mil。尺寸小於 30 mm x 30 mm 的電路板難以實現寬走線和大面積電源層，因此請儘早規劃佈局。只有當您的組裝廠支援焊盤內過孔時，才將過孔放置在焊盤內。注意天線禁區周圍的元件間隙，並檢查拼板導軌和分離片在射頻邊緣附近的位置。跨越禁區的導軌可能會改變調諧頻率並降低射頻良率。
每個BLE設計都需要在不同目標之間進行權衡。請使用此表在佈局之前確定優先順序。
權衡 | 證據 |
|---|---|
功率與可靠性 | 將 BLE 輸出功率從 +4 dBm 降低到 0 dBm 可以減少近 30% 的電流消耗，但最大限度地降低發射功率可能會導致在雜訊的環境中出現連接問題。 |
功率與性能 | 降低感測器取樣率可以節省電量，但可能會影響資料準確性；批次讀取資料（例如，每 30 秒讀取一次而不是每秒讀取一次）可將 MCU 活動時間減少高達 95%。 |
成本與功耗（PCB層） | 單層 PCB 價格更低，但不足以滿足複雜設計的需求；與共用接地走線的單層設計相比，具有專用電源/接地層的 4 層板可以減少高達 15% 的功率損耗。 |
功率與成本（組件選擇） | 精心選擇的 PMIC 可實現 90% 以上的電壓轉換效率，而優化程度較低的解決方案的效率僅為 70%–80%；動態電壓調節可將 MCU 功耗降低 20%–30%。 |
功率與射程/空間 | 緊湊的電路板（<30 毫米 x 30 毫米）使得寬走線和大面積電源層難以實現；長而窄的走線會增加電阻和熱損耗，因此電源走線應保持短而寬（1 A 以下為 10-15 mil）。 |
有些連結為了延長傳輸距離和電池續航時間，會降低資料速率。這種邏輯也適用於藍牙低功耗（BLE）。
LoRa之所以能夠兼顧傳輸距離、穩健性和低功耗，部分原因在於它接受了相對較低的數據速率……犧牲不需要的頻寬來換取更大的傳輸距離和更低的功耗，這在工程上是一種極好的權衡。
在發佈設計之前，請確認以下五點：您的疊層結構為 BLE 無線電模組提供了一個穩定的參考平面；您的天線隔離層在面板化過程中仍然有效；您的電源走線符合電流預算；您的穩壓器靜態電流符合睡眠電流預算；您的能源效率目標與實測電流相符，而非數據手冊中的預期值。這些檢查能夠確保大量生產的電源效率和電池壽命。
低功耗藍牙通訊的關鍵在於兩個方面：穩定的佔空比和對睡眠電流的精確控制。工業級可靠性則取決於板級選擇——系統單晶片 (SoC) 或模組、射頻佈局、電源完整性以及面向可製造性設計 (DFM) 的設計。儘早測量實際電路板上的睡眠電流至關重要。在佈局之前規劃好射頻禁區，嚴格按照模組資料手冊中的區域要求進行操作，並將其延伸至電路板邊緣之外。在設計電路時，不僅要考慮成本，還要考慮電磁相容性 (EMC) 要求。然後在真實的工業環境和製造公差範圍內進行測試。實驗室基準測試無法展現藍牙的功率效率和電池續航力在實際應用上的表現。
常見問題
如何為電池供電的感應器選擇廣告間隔？
首先確定您的延遲需求，然後盡可能延長間隔時間。 1 秒的間隔平均消耗約 9.4 µA 的電流，而 10 秒的間隔則可將電流降至約 2.3 µA。更長的間隔時間可以節省 BLE 能量，但會降低裝置發現和重新連接的速度。
我應該使用預認證模組還是獨立的BLE SoC？
當進度和認證風險比單位成本更重要時，選擇模組。模組出廠時已預先安裝了調諧好的無線電模組、晶體振盪器和天線，因此可以省去射頻認證工作。只有當大量生產足以抵消佈局成本，且團隊擁有射頻測試設備時，才選擇分離式SoC。
為什麼我的主機板在睡眠模式下仍然會消耗毫安培電流？
首先檢查三件事。偵錯器可能會使晶片保持喚醒狀態，因此請斷開其連線。未掛起的 UART 會持續發出時脈訊號，從而阻止微安培級電流的讀取。漏電的上拉電阻和分壓電阻也會增加電流。在懷疑是 BLE 協定堆疊或韌體的問題之前，請檢查所有接地路徑。
天線究竟需要多大的射頻幹擾屏蔽？
請依照模組資料手冊確定具體區域，並將其延伸到電路板邊緣之外。確保所有 50 歐姆走線下方的接地層完整無損。在禁入區附近，使用間距為 2-3 毫米的過孔連接射頻接地層。禁入區破損會造成鏈路預算損失，任何韌體設定都無法恢復。
